요리 스토어

요리

개인인증

팔로워0 팔로우

소개

중앙대학교 설계실습 A+ 예비 및 결과 보고서

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

35개
전체 판매량

193개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 35개

실습 7. 논리함수와 게이트 예비보고서

실습 7. 논리함수와 게이트7-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR gate 74HC02 : 1개XOR gate 74HC86 : 1개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수7-3. 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로도를 설계한다.차례대로 NAND, NOR, XOR 게이트XNOR (Exclusive NOR)의 진리표XOR을 부울대수 식으로 나타낸다면 같으면 0 다르면 1이므로배타적 NOR이라으로 XOR의 보수이므로 아래와 같이 나타낼 수 있다.(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.게이트에 입출력 시간 딜레이는 전파 지연시간인데 게이트에 입력 신호가 입력되고 논리연산 후 게이트의 출력으로 나올 때까지 걸리는 시간이다. AND 게이트에서 입출력 시간 딜레이를 측정하기 위해 Vcc와 입력 A에 HIGH 값을 입력하고 입력 B에는 딜레이를 측정하기에 적당한 주파수의 정현파를 입력한다 이러면 출력은 입력 B의 딜레이가 발생한 출력을 한다 입력B에서 LOW->HIGH로 바뀌는 순간부터 출력이 LOW-> HIGH값에 도달하기까지의 시간을 측정한다. OR 게이트 F = X + Y 논리합은 입력으로 모두 0이 들어왔을때만 0이므로 입력 A에 계속 LOW 값을 입력하고 위와 마찬가지로 입력 B에는 딜레이를 측정하기에 적당한 주파수의 정현파를 입력한다 입력B에서 LOW->HIGH로 바뀌는 순간부터 출력이 LOW-> HIGH값에 도달하기까지의 시간을 측정한다.AND 게이트와 OR 게이트의 딜레이 시간을 측정할 때 하나의 게이트가 갖는 딜레이 시간이 매우 짧기 때문에 5개의 게이트를 직렬로 연결해서 나온 딜레이 시간을 다시 5로 나눠주면 1개 게이트의 딜레이 시간을 더 정확하게 측정할 수 있을 것이다.7-3-2 NAND 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1)에서 0V (논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 서술한다.AND 게이트는 두 입력이 모두 1이어야 출력이 1이고, 나머지 경우는 출력이 0이다. 따라서 NAND 게이트는 반대로 두 입력이 모두 1이어야 출력이 0이다Vcc를 5V로 입력해 NAND를 작동시키고 NAND 게이트가 동작하는 최소 정격전압을 구하기 위해서는 우선 입력 A,B에 모두 전압을 입력하지 않는다. 즉 둘 다 LOW가 입력된다. 그러면 NAND는 작동하여 출력값이 5V값이 나온다. Vcc를 5V (논리값 1)에서 0V (논리값 0)로 단계적으로 변화시키면 어느 순간 출력값이 0V가 되는데, 이때 게이트가 작동하지 않은 것이고 그 전압이 최소 정격 전압이 된다. Vcc를 점점 작게하면서 논리 게이트에서 판단하는 HIGH값의 기준보다 낮아진 것이다.

공학/기술| 2022.09.19| 5페이지| 2,000원| 조회(158)

중앙대, 예비보고서, 아날로그 및 디지털

미리보기

닫기
실습 4. 신호발생기 예비보고서

실습 4. 신호발생기4-1. 실습목적Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.4-2. 실습 준비물부품Op amp. (UA741CN) : 1개다이오드 1N4001 : 2개가변저항 10KΩ : 6개커패시터 100nF, ceramic disk : 2개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대점퍼선 : 다수4-3. 설계실습 계획서4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오.이득이 1+{R2} over {R1}인 비반전 증폭기와 RX 귀환회로로 구성되며 R1, R2는 부귀환을 형성 하고 있고 RC 회로는 정귀환을 형성하고 있으면 비반전증폭기의 위상과 귀환회로의 위상변화는 0이다.{V _{O}} over {V _{+}} =1+ {R2} over {R1}이고{V _{-}} over {V _{O}} = {R1} over {R1+R2} 으로 연산증폭기OP AMP의 가상 단락으로 인해{V _{+}} over {V _{-}} =1 이다.1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오 발진 주파수 fo=1.63 kHz이고 커패시터 C=100nF 이므로f= {1} over {2 pi RC}에 대입해 구하면 R=976.4Ω(B) 발진 주파수 1.63 KHz에서 Loop gain Avβ=1을 갖기 위한 증폭기 이득 Av를 구한다.beta = {1} over {3+j(wt- {1} over {wt} )} 에서j(w tau - {1} over {w tau } )=0 위상이 0이므로beta = {1} over {3}이 되고 Loop gain 는 비반전 증폭기 이득 Av 귀환회로의 전달함수β의 곱이 1이어야 하므로 비반전 증폭기 이득 Av는 3이다.4-3-2 Wien bridge Oscillator 설계(A) 발진 조건을 만족하는 R1, R2값과 함께, Wien bridge oscillator를 설계하시오. Simulator의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오, 출력 파형은 계획서와 함께 제출하시오.(B) 그림 4-2와 같이 다이오드를 사용하여 Wien bridge oscillator를 안정화 하는 회로를 설계, Simulator의 결과를 제출한다. 또한 출력을 안정화 하는데 다이오드가 어떤 역할을 하

공학/기술| 2022.09.19| 4페이지| 2,000원| 조회(151)

중앙대, 예비보고서, 아날로그 및 디지털

미리보기

닫기
실습 9. 4-bit Adder 회로 설계 예비보고서

실습 9. 4-bit Adder 회로 설계9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 : 5개OR gate 74HC32 : 5개XOR gate 74HC86 : 2개LED : 10개switch : 10개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수9-3. 설계실습 계획서9-3-1 전가산기 설계이론조합 회로(또는 조합 논리 회로)는 입력과 출력이 있는 논리 게이트의 집합으로 구성되는데, 어떤 시점에서도 오직 현재의 입력값에 따라 그 출력값이 정해지는 회로를 의미 예) 가산기?순차 회로(또는 순차 논리 회로): 순차 회로는 이전 입력값의 영향을 받아 출력값이 결정된다는 점에서 차이- 기억소자반가산기는 가장 기본적인 덧셈 연산을 하는 장치입니다. 2입력 2출력 구조로, 두 입력값을 더하여 자리 올림 수(carry)와 덧셈 결과(sum)를 출력이에 따라 식을 세우면 c=xy, s=x'y+xy'=x?y입니다. XOR가 덧셈 연산과 같은 역할반가산기의 이름에 '반'이 들어간 이유는 반가산기 2개로 전가산기를 만들 수 있기 때문이다.(A) 전가산기에 대한 진리표를 작성한다.표 9-1 전가산기 진리표ABCinSCout0**************************1011100111111(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다.]Karnaugh 맵 을 보면같은 숫자끼리 2의 배수 단위(2개, 4개, 8개로 )로 직사각형 모양으로 묶고 나서 변하지 않는 고정값을 찾으면 된다.1을 묶어 각 묶음마다 변하지 않는 고정값을 찾아 식으로 표현하면 간소화 식을 구할 수 있다. 묶음 안에서는 곱으로 표현하고 묶음끼리는 합으로 표현하면 Cout=AB+AC+BC무관항은 Don't care라는 말 그대로 신경 쓰지 않는다0을 묶으면 합의 곱(POS) 기준으로 간소화한 식이 되고, 1을 묶으면 곱의 합(SOP) 기준으로 간소화한 식이 된다.s는 2개 이상 묶을 수 없으므로 특별히 정리되지 않고 최소항 전개식 그대로 표현Cout=AB+AC+BC(좌), S=A'B'C+A'BC'+AB'C'+ABC(우)

공학/기술| 2022.09.19| 5페이지| 2,000원| 조회(150)

중앙대, 예비보고서, 아날로그 및 디지털

미리보기

닫기
실습 6. 위상 제어 루프(PLL) 예비보고서

실습 6. 위상 제어 루프(PLL)6-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해한다.6-2. 실습 준비물부품저항 100Ω, 1/2W, 5% : 3개저항 1kΩ, 1/2W, 5% : 2개저항 5.1kΩ, 1/2W, 5% : 1개저항 10kΩ, 1/2W, 5% : 2개저항 20kΩ, 1/2W, 5% : 3개커패시터 10nF, ceramic disk : 1개커패시터 100nF, ceramic disk : 1개커패시터 1uF : 2개Op amp UA741 : 3개Inverter 74HC04 : 1개XOR gate 74HC86 : 1개BJT 2N3904 : 1개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수6-3. 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.위상 제어 루프는 두 입력의 위상 차이에 비교해 전압제어 발진기의 input dc 전압을 제어하는 피드백 시스템이다.위상 제어 루프 :1. 위상 검출기 2. 루프 필터 3. 가변 발진기 구성위상 검출기 phase detector : 입력신호(기준전압) Vref 와 출력의 피드백 신호의 주파수를 비교하여 그 위상 차이를 검출 - 실험에서는 XOR gate이 역할위상 차이로 겹치지 않은 전압만 출력한다 즉 간략하게 그래프 상에서 두 펄스 신호의 전압 그래프가 완전히 일치하면 서로 뻬서 0을 출력 , 위상차가 있어 절반만 일치하면 절반의 전압만 출력한다.루프필터 Loop filter : 위상 검출기에서 검출해낸 위상차이로 VCO 를 제어하는 DC 전압으로 바꿔주는 역할을 한다. 이때 전압의 크기는 위상 차이의 평균 전압이다. LPF 를 사용해 직류성분의 DC 성분만 통과시킨다.VCO : 루프필터에서 나온 전압이 입력전압으로 들어가서 특정한 주파수 출력 output으로 나온 전압은 위상 검출기의 input 으로 들어가 Vref 와 비교하는 루프가 계속 돌게 된다.VCO의 output과 입력Vref의 주파수가 다르다면 두 신호의 위상 차이가 시간이 지날수록 다르게 되므로 위상 검출기의 출력 파형은 계속 변하고 발진기의 출력과 기준 파형의 주파수가 같아지면 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프필터를 통과한 전압도 고정되어 위상이 고정된다.6-3-2 Datasheet사용되는 소자(UA741, 2N3904)의 Datasheet를 참고 하여 필요한 특성을 체크한다.(동작 전압값, 각 핀들의 역할, 응답속도등 필요하다고 생각되는 Data를 정리한다.)uA741 의 datasheetinput voltage Vi : -15 ~ 15 V , Differential voltage Vid : -15 ~ 15 Vsupply voltage Vcc 의 범위 : -15 ~ 15 V2N3904 datasheetDelay time , rise time, fall time= 35nsVbe 의 min 값은 0.65V 이 때 Ic, Ib=10mA6-3-3 위상검출기Simulation tool (PSPISE)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고 V1과 V2의 위상 차이 변화에 따른 Vout 전압의 평균값 특성을 그리시오.그림 6-1 XOR 위상검출기주파수가 동일한 신호가 지연시간도 같아서 위상차가 0이면 위상검출기에서 위상차가 0이므로 출력은 0이된다.위상차가2 pi TIMES 0.25 = /2 일 때 , 반만 겹치므로 Vavg = 2.5V 이고위상차가 일 때 위상검출기의 출력은 Vavg = 약 5V 이고 최대값이다6-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각하는 단의 파형을 관찰하고 제시한다.1. Vref 단자에 원하는 주파수를 인가 입력한다. VPULSE 5V 크기의 전압원을 연결함2. 위상검출기 XOR gate 의 출력단에는 VCO 와 Vref 의 차이에 비례한 (교류)전압으로 검출해준다.3.Loop Filter에서 위상 검출기에서 나온 교류 출력을 LPF로 고주파를 제거하고 적분기 역할로 DC 성분만 검출해준다.RC time 이 지난 후 위상 검출기의 출력단의 평균전압과 같은 전압이 된다.Loop filter 의 입력이 펄스파이기 때문에 충전, 방전을 반복하는 리플이 있는 파형이 관찰된다.그림 6-2 위상제어루프 회로6-3-5 VCO의 Gain(A) Vc가 VDD/2일 때 VCO의 Gain(주파수 변화/Vc의 변화)은 얼마인지 결과를제출한다. 이때 Vc의 변화 범위는 1V~4V로 설정한다.Vc = Vdd/2 = 2.4209VVCO 의 Gain (주파수 변화/Vc 의 변화)6-3-6 위상제어루프의 Loop Filter(A) Loop Filter의 cutoff frequency (1/2πRC)가 높아질 경우와 낮아질 경우에, PLL 응답 특성의 변화를 예상하여 기술한다.Loop filer 의 LPF 는 위상 검출기의 평균 전압 크기인 dc 성분을 통과시키는

공학/기술| 2022.09.19| 14페이지| 2,000원| 조회(217)

중앙대, 예비보고서, 아날로그 및 디지털

미리보기

닫기
실습 3. 스텝 모터 구동기 예비보고서

실습 3. 스텝 모터 구동기3-1. 실습목적단극 스텝 모터 (Uni-polar step motor)의 동작 원리를 이해하고 스텝 모터를 조종하기 위한 범용 이동 레지스터 (Universal shift register)의 사용 방법을 배운다. 이를 바탕으로 BJT 트랜지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계한 후 그 동작을 확인한다.3-2. 실습 준비물부품4비트 범용 이동 레지스터 74HC194 : 1개4상 스텝 모터 : 1개ULN2003AN IC : 1개저항 150Ω, 1/2W, 5% : 4개저항 1KΩ, 1/2W, 5% : 3개스위치 : 3개LED : 4개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수3-3. 설계 실습 계획서3-3-1 스텝 모터의 회전각은 가해진 펄스 수를 조정함으로써 제어할 수 있다. 만약 1회전 100펄스의 스텝 모터가 있다면, 구동회로에서 1개의 펄스를 보낼 때 스텝 모터는 몇 도 회전하는지 계산하시오.1상 여자 방식 4개의 권선이 있다면 한쌍의 권선에 전류를 흘러보내 자석화, 즉 여자시켜서 가운데 모터자석이 조금씩 움직이게 하기 때문에 전체 각도 360도에서 100펄스의 스텝 모터가 1개의 펄스를 보낼 때의 360/100 = 3.6도 회전한다.1상-2상 여자방식은 1상 여자방식과 2자 여자방식을 교대로 사용하기 때문에 각도가 1/2배가 되어 1.8도 회전하게 된다.3-3-2 범용 이동 레지스터 74HC194의 data sheet을 인터넷에서 찾아서 계획서에 첨부하시오.Data sheet을 분석한 후, 다음 표의 빈칸을 채움으로써 범용 이동 레지스터의 동작을예상하시오. 참고로 L은 Low, H는 High, X는 Low/High와 상관없음을 의미한다NOCLRS0S1QAQBQCQD동작에대해설명하시오1LXXLLLL출력이 초기화되었음2HLLQAQBQCQD출력이 변화없음3HLHQBQCQD0한칸씩 이동한다.4HHLQCQD005HHHQD000이동레지스터에서 CLR이 H일때마다 출력값이 shifting 되면서 QA, QB, QC, QD가 하나씩 옆으로 이동한다. 그리고 이동되면 각 출력이 초기화 된다.

공학/기술| 2022.09.19| 3페이지| 2,000원| 조회(128)

중앙대, 예비보고서, 아날로그 및 디지털

미리보기

닫기