힝둥이 스토어

힝둥이

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

33개
전체 판매량

327개
최근 3개월 판매량

4개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 33개

판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 10 Oscillator 설계

설계실습 10. Oscillator 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 OrCAD PSPICE를 사용한 Oscillator의 설계(A)L _{+} =-L _{-} =12`rmV,R _{1} =R _{2} =1`rmk ohm ,C=0.47`rm mu F 으로 주어진 경우,T _{1} =T _{2} =0.5`rmmsec가 되도록 아래 그림 1의 신호 발생기를 OrCAD를 이용하여 설계하고 설계도를 제출하라. 사용한 수식 및 수치를 자세히 적어서 제출한다.그림 1 Oscillator (신호 발생기) 회로도R _{1} =R _{2} =1`rmk ohm 이므로beta= {R _{1}} over {R _{1} +R _{2}} = {1rmk} over {1rmk+1rmk} =0.5 이다.T _{1} =RC`ln {1- beta (L _{-} /L _{+} )} over {1- beta } ,T _{2} =RC`ln {1- beta (L _{+} /L _{-} )} over {1- beta } 이고L _{+} =-L _{-} =12`rmV 이므로T _{1} =T _{2} =0.5 TIMES 10 ^{-3} =R TIMES (0.47 TIMES 10 ^{-6} )`ln {1+ beta } over {1- beta } 이다.따라서R=968.340`[rm ohm ] 이다.(B) PSPICE를 이용하여 위에서 설계한 oscillator의v _{o},v _{+},v _{-} 의 파형을 제출하라. 또한,T _{1},T _{2},V _{TH} ,V _{TL} 의 값을 제출하라. (시뮬레이션 설정 : Analysis type : Time Domain, Maximum step size : 50㎲, Run to time : 20 ms ~ 100 ms로 상황에 맞게 설정)v _{o} : 초록색 ,v _{+} : 빨간색 ,v _{-} : 파란색SimulationSimulationT _{1}540.243 [μs]T _{2}550.848 [μs]V _{TH}5.904 [V]V _{04 [V]이론값 :T _{1} =0.5`[rmms] ,T _{2} =0.5`[rmms] ,V _{TH} =betaL _{+} =6[rmV] ,V _{TL} =betaL _{-} =-6`[rmV](C) 설계한 Oscillator의 동작 원리를 기술한다. (이론부 참고)Op-amp의 출력전압이L _{+}에 있었다고 가정하면 이때 출력단자는 R과 C를 통해 접지되어 있으므로 출력전압은 커패시터를 충전시킨다. 따라서 커패시터에 걸리는 전압v _{-} (=v _{c} )는 점점 증가하게 된다.v _{o} =L _{+}일 때,v _{+} =betav _{o} =betaL _{+} 이므로v _{-} (=v _{c} )가 증가하다가v _{-} = beta L _{+}가 되면v _{o} =L _{-}로 상태가 바뀌게 되며 커패시터에 쌓여있던 전하가 R을 통해 방전하기 시작한다.v _{o} =L _{-}일 때,v _{+} = beta v _{o} = beta L _{-} 이므로v _{-} (=v _{c} )가 감소하다가v _{-} = beta L _{-}가 되면v _{o}는 또다시v _{o} =L _{+}로 상태가 바뀌게 되어 그간의 과정을 반복하게 된다.v _{-} (=v _{c} )는 RC 회로를 통해 충전과 방전 과정을 반복하므로 시정수가tau =RC로 주어지는 1차 RC 회로 특유의 곡선 모양을 갖게 되며 출력전압v _{o}는v _{+}와v _{-}의 상대 크기에 따라L _{+} 또는L _{-}값을 갖는 구형파 형태를 띠게 된다.v _{o}의 값에 관계없이v _{o}와v _{+}사이에는v _{+} =betav _{o}관계가 성립하므로v _{+}는v _{o}와 마찬가지로 구형파의 형태를 띠게 되며 다만 그 진폭만beta배로 줄어들게 된다.3.2 Feedback factor ( β )의 영향 분석(A)R _{1} =0.5`rmk ohm 으로 설계하고 PSPICE로 얻어진v _{o},v _{+},v _{-} 의 파형을 제출하라. 또한,T _{1},T _{2},V _{TH} } 의 값을 제출하라.v _{o} : 초록색 ,v _{+} : 빨간색 ,v _{-} : 파란색SimulationSimulationT _{1}368.662 [μs]T _{2}366.182 [μs]V _{TH}3.935 [V]V _{TL}-3.935 [V]이론값 :beta = {R _{1}} over {R _{1} +R _{2}} = {1} over {3},T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } =315.465`[rm mu s] ,V _{TH} = beta L _{+} =4[ rm V] ,V _{TL} = beta L _{-} =-4`[ rm V](B)R _{1} =2` rm k ohm 으로 설계하고 PSPICE로 얻어진v _{o},v _{+},v _{-} 의 파형을 제출하라. 또한,T _{1},T _{2},V _{TH} ,V _{TL} 의 값을 제출하라.v _{o} : 초록색 ,v _{+} : 빨간색 ,v _{-} : 파란색SimulationSimulationT _{1}785.492 [μs]T _{2}778.316 [μs]V _{TH}7.874 [V]V _{TL}-7.874 [V]이론값 :beta = {R _{1}} over {R _{1} +R _{2}} = {2} over {3},T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } =732.487`[ rm mu s] ,V _{TH} = beta L _{+} =8[ rm V] ,V _{TL} = beta L _{-} =-8`[ rm V](C) (a),(b) 에서 설계한 oscillator의 β를 구하고 3.1에서 설계한 oscillator와 비교하여 β의 영향을 기술하라.3.2 (A) 에서beta= {R _{1}} over {R _{1} +R _{2}} = {0.5rmk} over {0.5rmk+1rmk} = {1} over {3} 이다. 3.2 (B) 에서beta = {R _{1}} over {R _{1} +R _{2}} = {it} over {2 rm k+1 rm k it} = {2} over {3} 이다.T _{1} =RC`ln {1- beta (L _{-} /L _{+} )} over {1- beta } ,T _{2} =RC`ln {1- beta (L _{+} /L _{-} )} over {1- beta } 이고L _{+} =-L _{-} =12`rmV 이므로T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } 이다. 즉T _{1}과T _{2}는beta에 비례한다.또한v _{o}의 값에 관계없이v _{o}와v _{+}사이에는v _{+} =betav _{o}관계가 성립한다. 즉v _{+}의 peak-to-peak 크기는beta에 비례한다.커패시터가 충전될 때v _{-} (t)=L _{+} -(L _{+} -betaL _{-} )e ^{- {t} over {RC}} 이고,커패시터가 방전될 때v _{-} (t)=L _{-} -(L _{-} - beta L _{+} )e ^{- {t} over {RC}} 이므로v _{-,max} =betaL _{+} ,v _{-,min} = beta L _{-} 이다. 즉v _{-}의 peak-to-peak 크기는beta에 비례한다.앞선 PSPice를 통한 Simulation을 통해3.1에 비해beta값이 작은 3.2 (A) 에서는T _{1}과T _{2}가 감소하고,v _{+}와v _{-}의 peak-to-peak 크기 또한 감소하며,3.1에 비해beta값이 큰 3.2 (B) 에서는T _{1}과T _{2}가 증가하고,v _{+}와v _{-}의 peak-to-peak 크기 또한 증가하는 것을 확인할 수 있었다.3.3 Feedback 저항 (R) 의 영향 분석(A) R=0.5㏀으로 설계하고 PSPICE로 얻어진v _{o},v _{+},v _{-} 의 파형을 제출하라. 또한,T _{1},T _{2},V _{TH} ,V _{TL} 의 값을 제출하라.v _{o} : 초록색 ,v _{+} : 빨간색 ,v _{-} : 파란색SimSimulationT _{1}302.184 [μs]T _{2}290.491 [μs]V _{TH}5.901 [V]V _{TL}-5.901 [V]이론값 :T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } =258.174`[ rm mu s] ,V _{TH} =betaL _{+} =6[rmV] ,V _{TL} =betaL _{-} =-6`[rmV](B) R=2㏀으로 설계하고 PSPICE로 얻어진v _{o},v _{+},v _{-} 의 파형을 제출하라. 또한,T _{1},T _{2},V _{TH} ,V _{TL} 의 값을 제출하라.v _{o} : 초록색 ,v _{+} : 빨간색 ,v _{-} : 파란색SimulationSimulationT _{1}1060.300 [μs]T _{2}1066.100 [μs]V _{TH}5.905 [V]V _{TL}-5.905 [V]이론값 :T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } =1032.696`[ rm mu s] ,V _{TH} =betaL _{+} =6[rmV] ,V _{TL} =betaL _{-} =-6`[rmV](C) (A),(B) 에서 설계한 oscillator와 3.1에서 설계한 oscillator를 비교하여 R의 영향을 기술하라.T _{1} =RC`ln {1- beta (L _{-} /L _{+} )} over {1- beta } ,T _{2} =RC`ln {1- beta (L _{+} /L _{-} )} over {1- beta } 이고L _{+} =-L _{-} =12`rmV 이므로T _{1} =T _{2} =RC`ln {1+ beta } over {1- beta } 이다. 즉T _{1}과T _{2}는 R에 비례한다.앞선 spice를 통한 Simulation을 통해 3.1에 비해 R 값이 작은 3.2 (A) 에서는T _{1}과T _{2}가 감소하고,3.1에 비해 R 값이 큰 3.2 (B) 에서는T _{1}과T _{2}가 증가하는 것을 확인.

공학/기술| 2023.02.25| 7페이지| 1,000원| 조회(200)

중앙대, 중앙대학교, 예비보고서, 전자회로설계실습, 예비보고서 10

미리보기

닫기
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 9 피드백 증폭기 (Feedback Amplifier)

설계실습 9. 피드백 증폭기 (Feedback Amplifier)과 목 : 전자회로설계실습학 번 :조/이름:3.1 Series-Shunt 피드백 회로 설계그림 1 Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은{V _{o}} over {V _{s}} =2 가 되도록 R1, R2값을 설정하고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 입력 전압원의 값을 0 V에서 +6 V까지 0.1 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.Op amp의 이득이 충분히 크다고 하면 입력전압과 피드백 전압은 같은 전압을 가지게 된다. 피드백 전압은 출력전압에 저항 비를 곱해서 나오므로 출력전압은V _{o} = {R _{1} +R _{2}} over {R _{2}} V _{s} =(1+ {R _{2}} over {R _{1}} )V _{s} 와 같이 정해진다.따라서{V _{o}} over {V _{s}} =2 가 되게 하려면1+ {R _{2}} over {R _{1}} =2 를 만족해야 하므로피드백 저항R _{1} =R _{2} =1`[rmk ohm ] 이여야 한다.PSPice를 통해 Simulation 해본 결과V _{o} =2V _{s} 임을 확인할 수 있다.(B) 단계 3.1(a)에서 그린 PSpice schematic에서 입력저항을 10kΩ, 부하저항을 100Ω으로 하고 단계 3.1(a)와 같은 작업을 반복해서 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.PSPice를 통해 Simulation 해본 결과V _{o} =2V _{s} 임을 확인할 수 있다.(C) 단계 3.1(a)과 3.2(b)에서 얻어진 transfer characteristic curve를 비교하고 분석하라.3.1(A) 와 3.1(B)의 transfer characteristic curve가 동일하다.이는 설계한 회로가 입력 임피던스를 크게, 출력 임피던스를 작게 만들기 위한 Series-Shunt 구조의 피드백 기법을 사용하여 설계한 회로이기 때문이다.입력은 Series 구조이고 출력은 Shunt 구조이므로 Op amp의 이득이 충분히 크다고 하면 입력 임피던스는 ∞ 이고 출력 임피던스는 0에 가까운 값이 된다.따라서 출력전압은 오직 입력전압과 피드백 저항R _{1} `,`R _{2} 의해서 결정되며 입력 임피던스나 부하 임피던스가 바뀌어도 입출력 이득은 일정하게 유지된다.(D) 단계 3.1(b)에서 입력 전압원을 2.0 V로 고정하고 전원 전압원을 0V에서 12V까지 증가시켜 가며 출력 전압이 어떻게 변하는지 시뮬레이션 결과를 보여라. 특정 전압 이상에서는 출력 전압의 변화가 없다. 그 이유를 설명하라.PSPice를 통해 Simulation 해본 결과 일정 전원 전압 이상에서 출력전압은 4 [V]로 고정되는 것을 확인할 수 있다.이는 출력전압은 오직 입력전압과 피드백 저항R _{1} `,`R _{2} 의해서 결정되며 우리가 설계한 회로에서V _{o} =(1+ {R _{2}} over {R _{1}} )V _{s} =(1+ {1rmk} over {1rmk} )it2=4`[ rm V] 이기 때문이다.전원 전압이 4 [V] 이하일 때는 출력전압이 전원 전압을 넘지 않는 선에서V _{o} =2V _{s} 를 만족하는 파형을 그리게 된다.3.2 Series-Series 피드백 회로 설계그림 2 Series-Shunt 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12 V로 고정하고 입력저항을 1kΩ로 설정한다. LED가 흘릴 수 있는 최대전류를 초과하지 않도록 저항 R1을 최소값(RVariable=0일 때)으로 설정하고 가변저항(RVariable)과 직렬 연결하여 피드백 저항을 구성한다. 가변저항(RVariable)값은 임의로 설정하고 Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 입력 전압원의 값을 0V에서 +10V까지 0.1 V의 증분으로 증가시킴에 따라 LED의 출력전류가 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.* LED를 사용할 경우 LED가 흘릴 수 있는 최대 전류의 크기를 고려해야 한다.반드시 LED의 데이터시트를 확인한다.Op amp의 이득이 충분히 크다고 하면 입력전압과 피드백 전압은 같아지게 된다.OP amp의 입력 단자로는 전류가 흐르지 않기 때문에 LED 전류는 저항R _{1}과R _{variable} 에 흐르는 전류가 된다. 따라서 출력전류는I _{o} = {V _{F}} over {R _{1} +R _{variable}} SIMEQ {V _{s}} over {R _{1} +R _{variable}} 과 같이 정해진다.이때 Data sheet에서 LED가 흘릴 수 있는 최대 전류가 150 [mA] 임을 알 수 있으므로저항R _{1}의 최솟값 (R _{variable} =0)은R _{1,min} = {10} over {150TIMES10 ^{-3}} SIMEQ66.67`[rm ohm ] 이다.R _{variable} =10`[rmk ohm ] 으로R _{1} 보다 큰 값을 설정하여 PSPice로 Simulation을 해보면 다음과 같은 파형을 얻을 수 있다.I _{o} = {V _{s}} over {R _{1} +R _{variable}} SIMEQ {V _{s}} over {R _{variable}} = {V _{s}} over {10 rm k it}가 흐르는 것을 확인할 수 있다.(B) 단계 3.2(a)에서 그린 PSpice schematic에서 입력저항을 10kΩ으로 변경한다. 피드백 저항을 구성하고 있는 RVariable값은 단계 3.2(a)에서 설정한 값의 1/2배로 줄인다. 같은 작업을 반복해서 LED의 전류가 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.I _{o} = {V _{s}} over {R _{1} +R _{variable}} SIMEQ {V _{s}} over {R _{variable}} = {V _{s}} over {5 rm k it}가 흐르는 것을 확인할 수 있다.(C) 단계 3.1(a)과 3.2(b)에서 얻어진 transfer characteristic curve를 비교하고 분석하라.3.1(A)에 비해 3.2(B)에서의 출력전류가 약 2배만큼 증가한 것을 확인할 수 있다.I _{o} = {V _{s}} over {R _{1} +R _{variable}} SIMEQ {V _{s}} over {R _{variable}} 에서R _{variable} 값이 3.1(A)에 비해 3.2(B)에서 1/2로 줄었기 때문이다.Series-Series 구조의 회로에서 Op amp의 이득이 충분히 크다면 입력 임피던스는 ∞ 이고 출력 임피던스 또한 ∞ 이므로 입력 임피던스와 출력 임피던스와 관계없이 입력전압과

공학/기술| 2023.02.25| 7페이지| 1,000원| 조회(209)

중앙대, 중앙대학교, 예비보고서, 전자회로설계실습, 예비보고서 9

미리보기

닫기
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 8 MOSFET Current Mirror 설계

설계실습 8. MOSFET Current Mirror 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 단일 Current Mirror 설계그림 1 Current Source그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N7000 (Fairchild)을 이용하며 VCC = VDD = 10 V 인 경우, IREF = 10 mA인 전류원을 설계한다.(A) 2N7000의 Data sheet로부터 (1/2)kn'(W/L)을 구한다. 사용한 수식 및 수치를 자세히 적어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current 이용)Data sheet에서V _{th} =2.1`[rmV] (typical value) 임을 알 수 있다.이후의 3.1 (D) 에서I _{O} =I _{REF} =10`[rmmA] 이고R _{L} =500`[rm ohm ] 이므로V _{GS} 는 약 5 [V] 일 것이라고 예상할 수 있다.따라서 계산을 위해 Data sheet의 값 중에서 그와 비슷한 값인V _{GS} =4.5`[rmV] ,I _{D} =75`[rmmA] 일 때V _{DS(ON)} =0.14`[rmV] 를 선택한다.V _{DS}가 1 [V] 보다 훨씬 낮은 경우, 즉 Drain과 Source가 거의 short 된 경우에는I _{D} =k _{n} '(W/L)(V _{GS} -V _{th} )V _{DS} 와 같은 식을 적용할 수 있다.따라서(1/2)k _{n} '(W/L)= {I _{D}} over {2(V _{GS} -V _{th} )V _{DS}} = {(75TIMES10 ^{-3} )} over {2TIMES(4.5-2.1)TIMES0.14} SIMEQ111.607`[rmmA/V ^{2} ] 이다.(B) IREF = 10 mA인 전류원을 설계하기 위해서 M2의 VGS를 구하여라. 또한, VGS를 만족시키기 위한 R1값을 구하여라.I _{O} =I _{REF} = {1} over {2} k _{n} '(W/L)(V _{GS} -V _{th} ) ^{2} 이다.따라서V _{GS} = sqrt {{I _{REF}} over {{1} over {2} k _{n} '(W/L)}} +V _{th} = sqrt {{(10TIMES10 ^{-3} )} over {(111.607TIMES10 ^{-3} )}} +2.1SIMEQ2.399`[rmV]itSIMEQ2.4`[rmV] 이다.V _{DD} =10`[rmV] 이고V _{GS2} =V _{DS2} 이므로, 이때 이러한V _{GS} 를 만족시키기 위한R _{1}의 값은 다음과 같다.R _{1} = {V _{DD} -V _{DS2}} over {I _{REF}} = {10-2.4} over {(10TIMES10 ^{-3} )} =760`[rm ohm ](C) 전류원으로 이용하기 위해서 M1은 Saturation 영역에서 동작해야 한다. 이 때 M1이 Saturation 영역에서 동작하기 위한 조건을 설명하라. 이때, RL의 최대값을 구하여라. RL값이 줄어들어도 상관없는지 설명하라.M1이 Saturation 영역에서 동작하는 것을 보장하기 위해서는 M1의 전압들이 다음을 만족해야 한다.V _{O} GEQ V _{GS} -V _{th} =V _{OV}즉V _{O} GEQ 2.4-2.1=0.3`[rmV] 을 만족해야 한다.이때R _{L} = {V _{CC} -V _{O}} over {I _{O}} LEQ {10-0.3} over {(10TIMES10 ^{-3} )} =970`[rm ohm ] 이므로R _{L} 의 최댓값은 970 [Ω] 이다.R _{L} 이 줄어들면 다른 값들은 고정된 상태에서V _{O}의 값이 증가하므로 M1이 Saturation 영역 계속해서 존재하게 된다.(D) IO = IREF = 10 mA인 전류원을 OrCAD로 설계하여 회로도를 제출한다. (RL=500 Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션하고, 시뮬레이션 값을 다음 표에 작성하라. (Bias Point로 설정하고 시뮬레이션한다. Voltage, Current display로 확인할 수 있다.)SimulationSimulationV _{GS1}2.344 [V]V _{DS1}4.963 [V]V _{GS2}2.344 [V]V _{DS2}2.344 [V]I _{REF}10.07 [mA]I _{O}10.08 [mA](F) 전류원의 출력저항 RO을 구하려고 한다. Saturation 영역에서R _{O} == {TRIANGLE V _{O}} over {TRIANGLE I _{O}} 이다. 실험할 경우, VCC = 10 V로 고정한다면, RO를 어떻게 구할 것인지 설명하라.Saturation 영역에서 동작하기 위해 970 [Ω] 이하의R _{L} 을 설정하고이때V _{O} =V _{GS1} 을 측정하고,I _{O} = {V _{CC} -V _{GS1}} over {R _{L}}을 계산한다.그리고 다시 마찬가지로 970 [Ω] 이하의R _{L} 과 다른 값을 가지는R _{L} ' 을 설정하고이때V _{O} '=V _{GS1} ' 을 측정하고,I _{O} '= {V _{CC} -V _{GS1} '} over {R _{L} '}을 계산한다.이를 통해R _{O} = {TRIANGLE V _{O}} over {TRIANGLE I _{O}} = {V _{O} -V _{O} '} over {I _{O} -I _{O} '} 을 구한다.3.2 Cascode Current Mirror 설계그림 2 Cascode Current Mirror(A) 그림 2의 회로와 같이 IREF = 10 mA인 Cascode 전류원을 설계하기 위해서 M2와 M4의 VGS를 구하여라. 또한 VGS를 만족시키기 위한 R1값을 구하여라.모두 같은 MOSFET을 사용했으므로 M2와 M4 모두{1} over {2} k _{n} prime (W/L)=111.607`[ rm mA/V ^{2} ] 이며 그 외에V _{th} 등의 값 또한 모두 같다.I _{REF} = {1} over {2} k _{n} prime (W/L)(V _{GS2} -V _{th} ) ^{2} = {1} over {2} k _{n} prime (W/L)(V _{GS4} -V _{th} ) ^{2} 이다.따라서V _{GS2} = sqrt {{I _{REF}} over {{1} over {2} k _{n} prime (W/L)}} +V _{th} = sqrt {{(10 TIMES 10 ^{-3} )} over {(111.607 TIMES 10 ^{-3} )}} +2.1 SIMEQ 2.399`[ rm V] it SIMEQ 2.4`[ rm V] 이고,V _{GS4} 또한 같은 방식으로 2.4 [V] 임을 알 수 있다.이때 회로에서V _{S4} =V _{D2} =V _{G2} 이다.V _{G4} -V _{S4} =V _{G4} -V _{G2} =2.4`[rmV] 이므로,V _{G4} =4.8`[rmV] 이다.V _{DD} =10`[rmV] 이고,V _{D4} =V _{G4} =4.8`[rmV] 이므로 이러한V _{GS}를 만족시키기 위한R _{1} 값은 다음과 같다.R _{1} = {V _{DD} -V _{DS2}} over {I _{REF}} = {10-4.8} over {(10 TIMES 10 ^{-3} )} =520`[ rm ohm ](B) IO = IREF = 10 mA인 Cascode 전류원을 OrCAD로 설계하여 회로도를 제출한다. (RL=500 Ω으로 설계)

공학/기술| 2023.02.25| 6페이지| 1,000원| 조회(174)

중앙대, 중앙대학교, 예비보고서, 전자회로설계실습, 예비보고서 8

미리보기

닫기
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 7 Common Emitter Amplifier의 주파수 특성

설계실습 7. Common Emitter Amplifier의 주파수 특성과 목 : 전자회로설계실습학 번 :조/이름:3.1 Common Emitter Amplifier의 주파수특성그림 1 Common Emitter Amplifier with emitter resistance(A) 이전 실험의 2차 설계 결과 회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE 증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation 하여 제출하라. 출력전압의 최댓값(V _{max}), 최솟값(vert V _{min} vert )은 얼마인가?V _{max} `/`vert V _{min} vert 를 %로 구하라.출력전압의 최댓값(V _{max}) : 159.256 [mV]출력전압의 최솟값(vert V _{min} vert ) : 167.574 [mV]V _{max} `/`vert V _{min} vert [%] :{159.256} over {167.574} TIMES100=95.036`[%](B) 반올림하여 유효숫자 세 개로 다음 표를 작성한다.SimulationSimulationV _{B}4.151 [V]I _{B}8.553 [μA]V _{C}6.067 [V]I _{C}1.187 [mA]V _{E}3.482 [V]I _{E}1.195 [mA]V _{max} `/`vert V _{min} vert 95.223beta=I _{C} `/`I _{B}138.782amplifier gain-110.574 ~ -105.961overall voltage gain-18.379 ~ -17.612(C) 입력신호의 주파수가 10 Hz에서 10 MHz까지 변할 때 CE amplifier의 주파수특성을 PSPICE로 simulation 하여 그래프로 그려서 제출한다. 수평축은 로그스케일의 주파수로, 수직축은 로그스케일(dB)의 overall voltage gain(υo/υsig)으로 설정한다.(D) 입력신호의 주파수가 10 Hz에서 Unit gain frequency까지 변할 때 CE amplifier의 주파수특성을 PSPICE로 simulation하여 그래프로 그려서 제출한다. 수평축은 로그스케일의 주파수로, 수직축은 로그스케일(dB)의 overall voltage gain(υo/υsig)으로 설정한다. 3 dB frequency 및 unity gain를 구한다.overall gain 의 최댓값 : 16.388 [V/V]3 [dB] frequency :f _{H} = 15.753 [MHz] ,f _{L} = 646.861 [Hz]3 [dB] bandwidth : 15.783 [MHz]unity gain frequency : 249.113 [MHz]3.2 주파수특성에 대한 RE와 커패시터의 영향(A) RE를 +10%, -10%로 변경하고 20 mVpp 사인파를 입력하였을 때 10 Hz에서 Unit gain frequency까지의 주파수 응답특성을 제출하라. Overall gain의 최댓값, 그리고 3 dB bandwidth와 unity gain frequency를 구하라. 어느 특성이 3.1(d)의 결과와 달라지는지와 그 이유를 서술하라.overall gain 의 최댓값 : 15.054 [V/V]3 [dB] frequency :f _{H} = 16.972 [MHz] ,f _{L} = 589.210 [Hz]3 [dB] bandwidth : 16.971 [MHz]unity gain frequency : 249.113 [MHz]overall gain 의 최댓값 : 17.981 [V/V]3 [dB] frequency :f _{H} = 14.377 [MHz] ,f _{L} = 710.152 [Hz]3 [dB] bandwidth : 14.376 [MHz]unity gain frequency : 249.113 [MHz]R _{E} 가 달라져도 unity gain frequency에는 변화가 없다R _{E} 가 10 [%] 만큼 커지면f _{H} 는 커지고f _{L} 는 작아져 3 [dB] bandwidth는 넓어진다또한 overall gain 의 최댓값은 작아진다R _{E} 가 10 [%] 만큼 작아지면f _{H} 는 작아지고f _{L} 는 커져 3 [dB] bandwidth는 좁아진다또한 overall gain 의 최댓값은 커진다V _{E} `=i _{E} `R _{E} 이므로i _{E}는R _{E}에 반비례한다.i _{E} =C _{E} ` {dv _{E}} over {dt} 이다.이때R _{E}가 커지면i _{E}는 작아지므로 전압의 변화율이 작아진다. 즉 3 [dB] bandwidth는 넓어진다.반대로R _{E}가 작아지면i _{E}는 커지므로 전압의 변화율이 커진다. 즉 3 [dB] bandwidth는 좁아진다.i _{E} =i _{B} +i _{C} 이다.이때R _{E}가 커지면i _{E}는 작아지므로i _{C}는 작아지고v _{C} 또한 작아져 overall gain 의 최댓값은 작아진다.반대로R _{E}가 작아지면i _{E}는 커지므로i _{C}는 커지고v _{C} 또한 커져 overall gain 의 최댓값은 커진다.(B) CE만 0.1 μF으로 변경된 CE 증폭기에 20 mVpp 사인파를 입력하였을 때 10 Hz에서 Unit gain frequency까지의 주파수 응답특성을 제출하라. Overall gain의 최댓값, 그리고 3 dB bandwidth와 unity gain frequency를 구하라. 어느 특성이 3.1(d)의 결과와 달라지는지와 그 이유를 서술하라.overall gain 의 최댓값 : 16.350 [V/V]3 [dB] frequency :f _{H} = 15.948 [MHz] ,f _{L} = 63.358 [kHz]3 [dB] bandwidth : 15.885 [MHz]unity gain frequency : 249.113 [MHz]f _{L} 이 더 큰 주파수 값을 가진다.이는C _{E} 가 충분히 크지 않아 주파수가 3.1(d)에 비해 더 커져야C _{E}가 open에서 short로 변하기 때문이다.(C) CE만 0.1 μF으로 변경된 CE 증폭기에 20 mVpp 사인파를 입력하였을 때 10 Hz에서 10 MHz까지의 주파수 응답특성을 제출하라.(D) 두 개의 CS만 0.1 μF으로 변경된 CE 증폭기에 20 mVpp 사인파를 입력하였을 때 10 Hz에서 Unit gain frequency까지의 주파수 응답특성을 제출하라. Overall gain의 최댓값, 그리고 3 dB bandwidth와 unity gain frequency를 구하라. 어느 특성이 3.1(d)의 결과와 달라지는지와 그 이유를 서술하라.overall gain 의 최댓값 : 16.490 [V/V]3 [dB] frequency :f _{H} = 15.991 [MHz] ,f _{L} = 1.094 [kHz]3 [dB] bandwidth : 15.990 [MHz]unity gain frequency : 250.068 [MHz]3 [dB] frequency가 이전보다 큰 주파수 값을 가진다.이는C _{S} 가 충분히 크지 않아 주파수가 3.1(d)에 비해 더 커져야C _{S}가 open에서 short로 변하기 때문이다.(E) 두 개의 CS만 0.1 μF으로 변경된 CE 증폭기에 20 mVpp 사인파를 입력하였을 때 10 Hz에서 10 MHz까지의 주파수 응답특성을 제출하라.(F) 다음 표를 작성한다.2차 설계R _{E}10% 증가R _{E}10% 감소C _{E}0.1 [μF]C _{S}0.1 [μF]G _{rmvmax}16.38815.05417.98116.35016.4903 [dB] bandwidth646.861 [Hz] ~ 15.753 [MHz]15.783 [MHz]589.210 [Hz] ~ 16.971 [MHz]16.971 [MHz]710.512 [Hz] ~ 14.377 [MHz]14.376 [MHz]63.358 [kHz] ~ 15.948 [MHz]15.885 [MHz]1.094 [kHz] ~ 15.991 [MHz]15.990 [MHz]Unity gain Frequency249.113 [MHz]249.113 [MHz]249.113 [MHz]249.113 [MHz]250.068 [MHz](G) 100 kHz, 20 mVpp 사인파를 이 증폭기에 인가하려면 function generator의 출력전압(Vpp)을 얼마로 설정해야 하는가? 앞의 “Oscilloscope와 Function Generator”에서 설명한 바와 같이 function generator의 화면에 표시되는 전압은 function generator의 출력단자에 부하 RL =50 Ω을 연결했을 때 이 저항에 걸리는 전압의 peak-to-peak 값이며 function generator의 내부에서는 그 두 배의 전압이 발생되고 있음을 명심하라!

공학/기술| 2023.02.25| 8페이지| 1,000원| 조회(209)

중앙대, 중앙대학교, 예비보고서, 전자회로설계실습, 예비보고서 7

미리보기

닫기
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 6 Common Emitter Amplifier 설계

설계실습 6. Common Emitter Amplifier 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계그림 1 Common Emitter Amplifier with emitter resistance* 모든 계산 결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 ?100 V/V인 증폭기를 설계하려한다.(A) Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한 식으로부터 출발하여 부하저항 RL에 최대전력이 전달되도록 RC를 결정하라.overall voltage gainG _{V} = {v _{o}} over {v _{sig}} =- {R _{i`n}} over {R _{`i`n} +R _{sig}} g _{m} (r _{o} `vert vert `R _{C} `vert vert `R _{L} ) 이다.Early effect를 무시하면r _{o} =0`이 되므로G _{V} = {v _{o}} over {v _{sig}} =- {R _{i`n}} over {R _{i`n} +R _{sig}} g _{m} (R _{C} `vert vert `R _{L} ) 이다.또한, 이때 부하저항에서 바라본 회로의 출력 저항은R _{C} `이다.따라서R _{L} =R _{C} =5`[ rm k ohm ]`일 때 부하저항R _{L} `에 최대전력이 전달된다.(B) gm을 구하라.회로 설계 조건에서R _{i`n} `이 [kΩ] 단위이므로R _{sig} =50`[ rm ohm ]`보다 매우 크다. 따라서{R _{i`n}} over {R _{i`n} +R _{sig}} SIMEQ1` 이다.따라{B} =I _{C} / beta =(1.04 TIMES 10 ^{-3} )/100=0.0104[ rm mA]I _{E} =I _{B} +I _{C} =(0.0104TIMES10 ^{-3} )+(1.04TIMES10 ^{-3} )=1.0504`[rmmA](D) 앞의 결과들을 사용하여 collector 바이어스 전압 VC를 구하라.V _{C} =V _{CC} -I _{C} R _{C} =12-(1.04TIMES10 ^{-3} )TIMES(5TIMES10 ^{3} )=6.8`[rmV](E) 이론부의 rule of thumb in Design을 적용하여 VE를 구하고 VB와 RE를 구하라.Rule of thumb in Design에 의하면 collector 바이어스 전압V _{C}는 collector와 emitter 사이의 전압V _{CE} 와 emitter 바이어스 전압V _{E}가 같은 값을 갖도록 하면 BJT가 active 영역에서 동작하게 된다.따라서V _{E} =V _{C} /2=6.8/2=3.4`[rmV] 이고,active 영역에서V _{BE} SIMEQ0.7`[rmV] 이므로V _{B} =V _{E} +0.7=3.4+0.7=4.1`[rmV] 이다.또한R _{E} = {V _{E}} over {I _{E}} = {3.4} over {(1.0504TIMES10 ^{-3} )} SIMEQ3.237`[rmk ohm ] 이다.(F) 이론부의 rule of thumb in Design을 적용하여 R1, R2를 구하라. 이 값을 이용하여 설계한 CE amplifier의 입력 저항 Rin을 구하라. (1차 설계 완료)Rule of thumb in Design에 의하면R _{1}에 흐르는 전류I _{B} '는 collector에 흐르는 전류I _{C}의{1} over {10}이 되도록 하는 것이 적당하다.따라서I _{B} '= {I _{C}} over {10} = {(1.04TIMES10 ^{-3} )} over {10} =0.104`[rmmA] 이고,R _{1} = } `vert vert `( beta +1)(r _{e} +R _{E} )=75.962 rm k`vert vert `43.803 rm k`vert vert `[(100+1) TIMES (24.752+3.237 rm k)] SIMEQ 25.622`[k ohm ](G) 모든 커패시터의 용량을 10 uF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 출력전압의 최대값(V _{max}), 최소값(vert V _{min} vert )은 얼마인가?V _{max} /vert V _{min} vert 를 %로 구하라. 선형증폭기(linear amplifier)라면 100%가 되어야하는데 그렇지 않다면 그 이유를 설명하라.V _{max} =825.326`[rmmV] ,vert V _{min} vert =1.138`[rmV]V _{max} /vert V _{min} vert `[%]`=` {(825.326TIMES10 ^{-3} )} over {1.138} TIMES100=72.524`[%]출력 파형의V _{max} /vert V _{min} vert 이 90 [%] 이하라면 nonlinear distortion이 발생한 것인데 그 이유는v _{o} =V _{CC} -R _{C} i _{C} =V _{CC} -I _{C} `e ^{v _{be} /V _{T}} 에서와 같이 출력이 입력에 비례하는v _{be}의 비선형함수이기 때문이다.선형증폭기가 되려면v _{be}가 5 [mV] 이하로V _{T} 보다 충분히 작아e ^{v _{be} /V _{T}} SIMEQ1+v _{be} /V _{T} 가 성립되어야 한다.하지만 위의 회로에서는v _{be} 가 충분히 작지 않아 왜곡이 발생한 것이다.(H) 반올림하여 유효숫자 세 개로 다음 표를 작를 줄이기 위하여 υin 단자와 접지 사이에 50 Ω보다 작은 저항 Ri를 연결한 회로에 대하여V _{max} /vert V _{min} vert 가 95%이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 반올림하여 유효숫자 세 개로 다음 표를 작성하라.V _{max} =159.256`[ rm mV] ,vert V _{min} vert =167.511`[ rm mV]V _{max} /vert V _{min} vert `[%]`=` {(159.256 TIMES 10 ^{-3} )} over {(167.511TIMES10 ^{-3} )} TIMES 100=95.072`[%]SimulationSimulationV _{B}4.172 [V]I _{B}7.797 [μA]V _{C}6.624 [V]I _{C}1.075 [mA]V _{E}3.506 [V]I _{E}1.083 [mA]V _{max} /vert V _{min`} vert 0.951beta=I _{C} /I _{B}137.874amplifier gain-96.460 ~ -100.789overall voltage gain-16.036 ~ 16.756 [V/V]3.2 설계한 Amplifier의 측정 및 특성 분석(A) 100 kHz, 20 mVpp 사인파를 이 증폭기에 인가하려면 function generator의 출력전압(Vpp)을 얼마로 설정해야 하는가? 앞의 “Oscilloscope와 Function Generator”에서 설명한 바와 같이 function generator의 화면에 표시되는 전압은 function generator의 출력단자에 부하 R은 몇 μs/DIV로 설정할 것인가? CH1과 CH2의 수직축은 각각 몇 V/DIV로 설정할 것인가?입력 신호의 주파수가 100 [kHz] 이므로 주기T= {1} over {f} = {1} over {(100TIMES10 ^{3} )} =10`[rm mu s] 이다.수평축은 10칸이고, 약 두 주기 동안의 파형을 관측하기 위해서 수평축을 2 [μs/DIV] 설정하면 좋을 것이다.CH1을 입력단, CH2을 출력단에 연결했다면, 수직축은 8칸이므로CH1에서는 약 20 [mVpp]의 입력전압이 나타나므로 수직축을 5 [mV/DIV] 로 설정하면 좋을 것이다.CH2에서는 약 2 [Vpp]의 출력전압이 나타나므로 수직축을 0.5 [V/DIV] 로 설정하면 좋을 것이다.(C) RE를 +10%, -10%로 변경(1차 설계 미세조정)하면 overall voltage gain이 각각 얼마가 되는가? 그 이유를 수식을 사용하여 설명하라.Emitter 저항이 있는 Common Emitter amplifier의 출력전압은v _{o} =-g _{m} v _{pi } (R _{C} ` vert vert `R _{L} ) 이다. (Early effect 무시)이때v _{pi }는 voltage division에 의해v _{pi } =v _{i} {r _{e}} over {r _{e} +R _{E}} 이고,v _{o} =-g _{m} v _{i} {r _{e}} over {r _{e} +R _{E}} (R _{C} `vert vert `R _{L} ) 이다.따라서A _{v} = {v _{o}} over {v _{i}} =-g _{m} {r _{e}} over {r _{e} +R _{E}} (R _{C} `vert vert `R _{L} ) 이고,G _{v} = {v _{o}} over {v _{sig}} = {v _{i}} over {v _{sig}} A _{v} =- {R _{i`n}} over {R _{i`n} +R _{sig}} g _{m} {r _{e}} over {r _{e} +경우

공학/기술| 2023.02.25| 7페이지| 1,000원| 조회(158)

중앙대, 중앙대학교, 예비보고서, 전자회로설계실습, 예비보고서 6

미리보기

닫기