에이큐 스토어

에이큐

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

121개
전체 판매량

210개
최근 3개월 판매량

17개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 121개

(A+/예상결과/고찰) 아주대 기초전기실험 예비보고서 DC 6

전자공학부Parallel Resistance1) 실험목적1. 병렬연결의 총 저항을 옴미터와 옴의 법칙을 이용하여 구한다.2. 병렬로 연결된 각 저항이 총 저항에 상대적으로 얼만큼 영향을 미치는지 주목한다.3. 회로에서 어떤 저항이 병렬로 연결되어 있는지 식별할 줄 안다.2) 실험이론- 병렬연결의 총 저항직렬연결과 달리 병렬연결의 총 저항은 각 저항의 역수를 더한 뒤 다시 역수를 취하여 구한다. 이런 산술과정에서 병렬연결만의 몇 가지 특징이 나타난다.첫째, 병렬회로에서 총 저항은 항상 가장 작은 저항보다 작다.둘째, 병렬 요소 중에 상대적으로 무척 큰 저항 값을 갖는 요소는 총 저항에 큰 영향을 끼치지 않고, 반대로 상대 적으로 무척 작은 저항 값을 갖는 요소는 총 저항에 큰 영향을 끼친다.병렬과 직렬이 종합적으로 있는 경우에도 각각의 회로에 작은 회로단위부터 차근차근 병렬의 계산법을 적용하고 직렬의 계산법을 적용하면 된다. 그리고 회로 전체의 총 저항은R _{T`} `=` {E} over {I}를 만족한다.3) 실험부품1. 저항- 100Ω, 1kΩ, 1.2kΩ, 2.2kΩ, 100kΩ (1/4W) 피막저항기- 3.3kΩ (1/4W) 피막저항기 3개2. 기구- DC Power Supply- DMM (Digital Multimeter)4) 실험과정 및 예상 결과Part 1. Two parallel Resistors(a) 회로를 구성하고 측정 저항값을 기록한다.(b) 측정 저항값과 (6.1)식을 이용하여 총 저항값을 계산하고 표6.1에 기록한다.(c) DMM을 이용하여 총 저항을 측정하고 표6.1에 기록한다.(d) part1(b)와 part1(c)의 오차를 (6.5)식을 이용하여 계산하고 표6.1에 기록한다.(e) 측정 저항값과 (6.2)식을 이용하여 총 저항값을 계산하고 표6.1에 기록한다. part1(b)와 비교한다.(f) DMM을 이용해 10V 출력으로 설정한다. 전원 장치를 끈 뒤 그림 6.4와 같이 회로를 구성하고 조심스레 점 검한 뒤, 전원 장치를 다시 켜 저항계를 읽고 표6.1에 기록한다.(g) 공급 전압과 part1(f)에서 읽은 전류 값으로 (6.4)식을 이용해 총 저항을 계산하고 표6.1에 기록한다. 전류계 에서 일어나는 전압강하는 무시한다. part1(c)의 값과 비교하면 어떠한가?(h) 이론에 따르면 병렬연결의 총 저항은 가장 작은 저항보다 항상 작을 것이다. 이 실험을 통해 입증되었는가.- 이 실험에서 이용하는 총 저항을 구하는 식은 결국 다 같은 식의 변형이다. 같은 값이 나올 것이라 예상되며 측정으로 얻은 총 저항과 계산으로 얻은 총 저항만 차이가 있을 것이다.Part 2. Three parallel Resistors(a) 회로를 구성하고 측정 저항 값을 기록한다.(b) 측정 저항값을 이용해 총 저항을 구하고 표6.2에 기록한다.(c) DMM을 이용해 총 저항을 측정하고 위의 값과 오차를 구해 표6.2에 기록한다.(d) part1(f)에서 소개된 방식으로 전원 장치를 10V로 맞춘 뒤 전류를 측정해 표6.2에 기록한다.(e)E``=`10V와 part2(d)의 전류계 값으로 (6.4)식을 이용해 총 저항을 계산하고 표6.2에 기록한다. part2(c)와 비교해본다.(f) 가장 작은 병렬저항과 총 저항은 어떤 관계가 있는가. 3.3kΩ의 추가가 총 저항을 낮추었는가. 병렬저항의 총 저항은 병렬저항이 추가될수록 작아지겠는가.- 이론에 따르면 병렬저항을 추가할수록 총 저항은 작아질 것이다. 따라서 part1보다도 총 저항이 작아질 것이 다. 그도 그럴 것이, 병렬 저항의 총 저항을 구하는 식이 저항의 역수를 다 더한 뒤 다시 역수를 취해주는 것이기 때문이다.Part 3. Equal Parallel Resistors(a) 회로를 구성하고 측정 저항 값을 기록한다.(b) 모든 각 저항값을 3.3kΩ으로 가정하고 (6.3)식을 이용하여 총 저항을 계산한다. 표6.3에 기록한다.(c) DMM을 이용하여 총 저항을 측정하고 표6.3에 기록한다. 계산한 값과 비교해보고 (6.5)식을 이용하여 오차 를 구하고 표6.3에 기록한다. 저항값을 그대로 써도 괜찮을 만큼 오차가 충분히 작은지 적는다.(d) 각 저항의 측정값을 이용해 총 저항을 계산하고 표6.3에 기록한다.- 세 저항의 값이 같아져서 계산하기 쉬워졌을 뿐 기본적인 병렬회로구성에 달라진 것은 없다. 위 두 실험과 같이 병렬연결의 저항으로 나올 것이다.Part 4. Different Levels of Resistance(a) 회로를 구성하고 측정 저항 값을 기록한다.(b) 측정값을 통해 총 저항 값을 계산하고 표6.4에 기록한다.(c) DMM을 이용하여 총 저항을 측정하고 표6.4에 기록한다. 위에서 계산한 값과 비교한다.(d)R _{3}값이 무시되었다면 측정값을 통해 총 저항을 계산하고 표6.4에 기록한다.(e)R _{2}와R _{3}값이 무시되었다면 측정값을 통해 총 저항을 계산하고 표6.4에 기록한다. part4(b), (d), (e)의 세 값 에서 큰 차이가 있는가. 결과로부터 어떤 결론을 내릴 수 있는가.(f) 병렬저항의 총 저항은 항상 가장 작은 저항보다 작다고 이론이 적혀있다. part4(b)와 4(c)를 통해 입증되었 는가.(g) 가장 작은 저항이 다른 저항보다 무척 작다면, 병렬 요소의 총 저항은 가장 작은 저항에 근사한다고 이론 에 적혀있다. part4(b), 4(c)를 통해 입증되었는가.- 다른 두 저항의 값은 각각R _{1}의 값의 10배, 1000배 이다. 10배만 생각해봐도 충분히 크기 때문에 총 저항은

공학/기술| 2021.10.22| 4페이지| 1,000원| 조회(69)

실험, 보고서, 고찰, 아주대, A+, 기초전기실험, 기전실, 예상결과

미리보기

닫기
(A+/이론/예상결과/고찰) 아주대 논리회로실험 설계결과보고서

1) 설계목표 1. FPGA를 이용하여 5분 타이머를 설계한다. (버튼을 누르면 0분 0초를 나타내는 0:00:00 디스플레이가 증가하고, 다시 누르면 정지한다.) 2. 5분 타이머에 반전 기능(남은 시간만큼 거꾸로 세는)을 추가하여 설계한다. 3. FPGA를 통해 설계한 타이머를 구현한다. 4. FPGA를 능숙하게 다룰 줄 안다.2) 설계 유의점 1. 일정한 시간 간격으로 디스플레이가 변한다. 2. 59초에서 1분 00초로 넘어간다. 3. 1분 50초 00을 반전하면 3분 10초 00, 1분 45초 35를 반전하면 3분 14초 65가 된다. 4. 어떤 조건에도 구애받지 않는 자유로운 시작과 정지, 반전 기능을 구현한다. 5. 반전 시킨 뒤, 남은 시간을 다운 카운팅 한다.3) 설계 내용1. 세부 회로1) CLOCK Divider 우리가 사용한 FPGA에는 50MHz를 기본 주파수로 출력하는 내부 핀이 있다. 이 내부 핀의 주소는 R-8로, 50MHz는 우리가 사용할 주파수에 비해 너무 크므로 Counter를 이용하여 주파수를 낮춰준다. 우리는 74HC90을 이용하여 주파수를 낮췄다. 즉, 7490으로 만든 5진 카운터를 거쳐 10MHz로 필터링하고, 다시 7490으로 만든 10진 카운터를 거쳐 1MHz, 0.1MHz, ..... , 100Hz로 필터링 해준다. 우리가 사용하는 기본 주파수는 100Hz이다.2) START/STOP Button JK F/F의 J와 K에 1을 주어 만든 T F/F의 클럭에 Key0의 입력을 넣어준다. Key0를 눌렀다 떼면 T F/F에 클럭이 들어가고, 결과적으로 출력 Q가 반전된다. And gate 두 개와 Not gate 한 개를 통해 Q의 값에 따라 출력을 선택적으로 정할 수 있도록 구성하였다. Key0와 함께 있는 Xor gate는 밑에 있을 5분이 지나면 멈추는 기능과 관련이 있다.

공학/기술| 2021.10.24| 10페이지| 1,500원| 조회(155)

설계, 아주대, 논리회로실험, altera, Quartus

미리보기

닫기
(A+/예상결과/고찰) 아주대 기초전기실험 예비보고서 DC 7

1) 실험목적 1. 병렬 직류 회로에서 전류와 전압을 정확히 잰다. 2. 키르히호프의 전류법칙을 입증한다. 3. 전류 분배 법칙을 적용해본다.2) 실험이론- Node : 회로를 구성하는 2개 이상의 소자가 만나는 점- 키르히호프의 전류법칙 (키르히호프의 제1법칙 ,kirchhoff's Current Law, K.C.L) : 어떤 노드에서 전류의 대수합은 ‘0’이다. 즉, (어떤 노드로 들어오는 전류의 합) = (그 노드로부터 나가는 전류의 합)이 된다. 이것이 성립하기 위해선 전류는 노드에 머물지 않아야 한다는 전제가 필요하다. 이 법칙은 실험적으로 증명이 가능하며 전류는 노드에 머물지 않는 것으로 생각할 수 있다. 3) 실험부품 1. 저항 - 1kΩ, 1.2kΩ, 3.3kΩ, 4.7kΩ, 10kΩ, 1MΩ (1/4W) 피막저항기 - 2.2kΩ (1/4W) 피막저항기 2개

공학/기술| 2021.10.22| 4페이지| 1,000원| 조회(87)

실험, 보고서, 고찰, 아주대, A+, 기초전기실험, 기전실, 예상결과

미리보기

닫기
(A+/이론/예상결과/고찰) 아주대 전자회로실험 설계보고서3

REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 나의 의무를 짐에 있어 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하면서, 다음에 동의한다.1. 공중의 안전, 건강 복리에 대한 책임: 공중의 안전, 건강, 복리에 부합하는 결정을 할 책임을 질 것이며, 공중 또는 환경을 위협할 수 있는 요인을 신속히 공개한다.2. 지위 남용 배제: 실존하거나 예기되는 이해 상충을 가능한 한 피하며, 실제로 이해가 상충할 때에는 이를 이해 관련 당사자에게 알린다. (이해 상충: conflicts of interest, 공적인 지위를 사적 이익에 남용할 가능성)3. 정직성: 청구 또는 견적을 함에 있어 입수 가능한 자료에 근거하여 정직하고 현실적으로 한다.4. 뇌물 수수 금지: 어떠한 형태의 뇌물도 거절한다.5. 기술의 영향력 이해: 기술과 기술의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.6. 자기계발 및 책무성: 기술적 능력을 유지, 증진하며, 훈련 또는 경험을 통하여 자격이 있는 경우이거나 관련 한계를 전부 밝힌 뒤에만 타인을 위한 기술 업무를 수행한다.7. 엔지니어로서의 자세: 기술상의 업무에 대한 솔직한 비평을 구하고, 수용하고, 제공하며, 오류를 인정하고 수정하며, 타인의 기여를 적절히 인정한다.8. 차별 안하기: 인종, 종교, 성별, 장애, 연령, 출신국 등의 요인에 관계없이 모든 사람을 공평하게 대한다.9. 도덕성: 허위 또는 악의적인 행위로 타인, 타인의 재산, 명예, 또는 취업에 해를 끼치지 않는다.10. 동료애: 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명:조교명:분 반:학 번:성 명:전자공학부설계3. O다.3) Low-Pass Filter 검증- Measurementa) 주파수를 변화시키면서 출력 peak-to-peak 전압을 측정하시오. 최대 출력 전압(V _{pp})을 구하고, 이 때의 주파수를 측정하시오.: 6.6069kHz에서 1.2649V로 발생하는 Overshoot를 제외하면 최대 출력 전압(V _{pp})값은 1.0(V)로 수렴, 그 때의주파수는 약 1kHz 이전 동안 계속이다.b) 주파수를 증가시키면서 이득이 3dB 감소되는 주파수와 15dB 감소되는 주파수를 각각 측정하여 Pass-band frequency와 Stop-band frequency를 확인하시오.: 3dB 감소하는 점은 이득이 0.707배가 되는 점이다. 따라서 최대출력이 1.0(V) 이므로 0.707(V)인 점을 찾아 기록하였다.=> 11.242(kHz)- 그런데 이 점은 10kHz가 아니다. 이것은 Overshoot 점을 기준으로 한 것이 아니고, 이득이 1V/V가 되는 포화상태를 기준으로 계산했기 때문이다.Pass-band frequency 즉 3dB 감소되는 주파수를 구하기 위해서 이번에는 Overshoot점을 기준으로 계산했다. Overshoot점 은 안정 상태로부터 2dB만큼 이득이 증가한 점이므로 안정 상태로부터 1dB만큼 감소한 점을 계산하면 된다.20log _{10} x=-1dB 식에서 x에 관하여되는 주파수를 구하기 위해서20log _{10} x=-1dB 이 식에서 x에 관하여 다시 이 식을 풀어 주면log _{10} x=- {1} over {20} ⇒x=10 ^{- {1} over {20}} =0.89125... 따라서 3dB 감소하는 점은 이득이 0.8912배가 되는 점이다. 따라서 최대출 력이 1.0(V) 이므로 0.890(V)인 점을 찾아 기록하였다. => 9.993(kHz)Stop-band frequency 즉 15dB 감소되는 주파수를 구하기 위해서20log _{10} x=-15dB 이 식에서 x에 관해 다시 이 식을 풀어 주면log _{10} x=- ver {100k`+`65k} (1+ {100k} over {100k} )s ^{2}} over {s ^{2} + {100k} over {100k`+`65k} TIMES {1} over {8k TIMES 1n} s+ {1} over {8k TIMES R _{2} TIMES 1n TIMES 1n}} ` TIMES {-1} over {30k TIMES 1n TIMES s}=` {{65} over {165} TIMES 2s ^{2}} over {s ^{2} + {100} over {165} TIMES {1} over {8k TIMES 1n} s+ {10 ^{18}} over {8k} TIMES {1} over {R _{2}}},s`=`jw를 대입하면=` {-0.787w ^{2}} over {-w ^{2} +75757.57jw+ {1.25 TIMES 10 ^{14}} over {R _{2}}} `=` {-0.787w ^{2}} over {-w ^{2} + {1.25 TIMES 10 ^{14}} over {R _{2}} +j(75757.57w)}DC voltage gainLEFT | {V _{out}} over {V _{i`n}} RIGHT | `=`1, passband frequencyf`=`20kHz 이고,w`=`2 pi f`=`40 pi ` TIMES 10 ^{3} `=`4 pi TIMES 10 ^{4}이다.즉,1`=` {0.787w ^{2}} over {sqrt {(75757.57w) ^{2} +(-w ^{2} + {1.25 TIMES 10 ^{14}} over {R _{2}} ) ^{2}}}이므로(0.787w ^{2} ) ^{2} `=(75757.57w) ^{2} `+`(-w ^{2} + {1.25 TIMES 10 ^{14}} over {R _{2}} ) ^{2}sqrt {(0.787w ^{2} ) ^{2} -(75757.57w) ^{2}} +w ^{2} `=` {1.25 TIMES 10 ^{14}} over {R _{2}}THEREFORE R _{2} `=` 15dB 감소되는 주파수를 각각 측정하여 Pass-band frequency와 Stop-band frequency를 확인하시오.: pass-band frequency는 2V에서 3dB 감소한 1.414V구간에서 측정하였고, stop-band frequency는 15dB 감소한 0.355V 구간 에서 측정하였다. pass-band frequency : 10.17kHz, stop-band frequency : 18.289kHz 이다.c) 주파수에 대한 magnitude response 측정 결과를 그래프로 그리고, 설계 시뮬레이션 결과와 비교하시오.: Low-Pass filter이므로 저주파일 때 이득이 0dB임을 나타내고 있다. 또한 형태적으로 High-Pass Filter와정확히 대칭을 이루고 있는 것을 확인 할 수 있었다.? 설계 결과(설계제안1) OP AMP RC Resonator(1) Second-Order Band-Pass Filter (BPF) 검증- 시뮬레이션에 사용된 소자들은 매우 정밀하다. 794Ω, 802Ω과 같다. 실험에 사용한 소자들은 투박하다.a) 입력 신호의 주파수를 변화시키면서 입력과 출력의 peak-to-peak 전압을 측정하시오. 최대 출력전압(Vpp) 을 구하고, 이 때의 주파수를 측정하여 Center frequency 와 Center frequency gain을 확인하시오.V _{out,p-p} =1.0128V Center frequency gain ={V _{out,p-p}} over {V _{i`n,p-p}} = {1.0128} over {1} =1.0128Center frequencyf_0 =50.5kHz V_out,p-p = 1.882V Center frequency gain ={V _{out,p-p}} over {V _{i`n,p-p}} = {1.882} over {2} =0.94Center frequencyf _{0} =49.76kHz- 가장 중요한 Center Frequency는 0.74kHz의 매우 적은 오차가 v _{out}} over {v _{i`n}} =-15dB````=> {v _{out}} over {v _{i`n}} =10 ^{-0.75} =0.1771.998 TIMES 0.177=0.339V이므로 ,f=20.27kHz- pass-band frequency에서 약 0.4kHz, stop-band frequency에서는 약 0.5kHz의 오차로 아주 작은 오차가 발생 하였다. 설계 조건과 비교해보아도 0.273kHz와 0.27kHz로 시뮬레이션보다 더 작은 오차가 발생한 것을 확인 할 수 있다. 마찬가지로 소자의 부정확성에서 기인한 오차이다.c) 주파수에 대한 magnitude response 측정 결과를 그래프로 그리고, 설계 시뮬레이션 결과와 비교하시오.: Low-Pass filter이므로 저주파일 때 이득이 0dB임을 나타 내고 있다. 또한 형태적으로 High-Pass Filter와 정확히 대 칭을 이루고 있는 것을 확인 할 수 있다.f=100HzV_{out,p-p} = 1.998Vf=1kHzV_{out,p-p} = 2.008Vf=5.95kHz ,V_{out,p-p} = 2.342Vf=10.273kHz ,V_{out,p-p} = 1.412Vf=20.27kHz ,V_{out,p-p} = 339mVf=30kHz ,V_{out,p-p} = 151mVf=50kHz ,V_{out,p-p} = 58mV- magnitude response 그래프처럼, 6.15kHz에서 최대 출력 피크 값을 가지고 피크 값들이 주파수가 증가함에 따라 줄어드는 것을 볼 수 있다.f=100kHz ,V_{out,p-p} = 28mV(설계제안2) KHN Filter1) Second-Order Band-Pass Filter (BPF) 검증- 시뮬레이션에 사용된 소자들은 매우 정밀하다. 실험에 사용한 소자도 1번 설계에 비해 비교적 근사한다.Center Frequency (전압이득이 최대인 주파수)- Center frequency : 약 37kHzCenter frequency gain : 약 한다.

공학/기술| 2021.10.24| 19페이지| 1,500원| 조회(180)

이론, 전자회로실험, 고찰, 아주대, 예상결과

미리보기

닫기
(A+/이론/예상결과/고찰) 아주대 전자회로실험 결과보고서1

REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 나의 의무를 짐에 있어 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하면서, 다음에 동의한다.1. 공중의 안전, 건강 복리에 대한 책임: 공중의 안전, 건강, 복리에 부합하는 결정을 할 책임을 질 것이며, 공중 또는 환경을 위협할 수 있는 요인을 신속히 공개한다.2. 지위 남용 배제: 실존하거나 예기되는 이해 상충을 가능한 한 피하며, 실제로 이해가 상충할 때에는 이를 이해 관련 당사자에게 알린다. (이해 상충: conflicts of interest, 공적인 지위를 사적 이익에 남용할 가능성)3. 정직성: 청구 또는 견적을 함에 있어 입수 가능한 자료에 근거하여 정직하고 현실적으로 한다.4. 뇌물 수수 금지: 어떠한 형태의 뇌물도 거절한다.5. 기술의 영향력 이해: 기술과 기술의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.6. 자기계발 및 책무성: 기술적 능력을 유지, 증진하며, 훈련 또는 경험을 통하여 자격이 있는 경우이거나 관련 한계를 전부 밝힌 뒤에만 타인을 위한 기술 업무를 수행한다.7. 엔지니어로서의 자세: 기술상의 업무에 대한 솔직한 비평을 구하고, 수용하고, 제공하며, 오류를 인정하고 수정하며, 타인의 기여를 적절히 인정한다.8. 차별 안하기: 인종, 종교, 성별, 장애, 연령, 출신국 등의 요인에 관계없이 모든 사람을 공평하게 대한다.9. 도덕성: 허위 또는 악의적인 행위로 타인, 타인의 재산, 명예, 또는 취업에 해를 끼치지 않는다.10. 동료애: 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험1. 부로 이해한다.5. 전자회로를 설계할 수 있는 역량을 키운다.1) 실험 과정 및 결과실험1. 연산증폭기? 예상 결과(실험1의 회로구성)(실험1의 예상결과)R _{F} [Ω]R _{R} [Ω]V _{p-p} [V]GainV _{out} /V _{i`n}GainV _{out} /V _{i`n}이론값Phase[ DEG ]outputinput1000010000-0.99350.99460.998911805100-1.94620.99261.96071.961803300-3.02690.99913.02963.031802000-4.98570.9975.0007518020000-0.499210.49920.518030000-0.33150.9970.33250.333180? 실험 결과R_{ F}[kΩ]R_{ R}[kΩ]V_{ p-p}[V]GainV_{out }/V _{ i n}Phase[°]outputinput10101.01V1V1.01/1 = 1.01180°5.11.97V1.01V1.97/1.01 = 1.95180°3.32.93V1.01V2.93/1.01 = 2.9180°24.76V1.01V4.76/1.01 = 4.71180°200.54V1.03V0.54/1.03 = 0.52180°300.38V1.05V0.38/1.05 = 0.36180°(실험의 결선도)·R _{R}이 10kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {1.01V} over {1V} =1.01 phase : 180DEG ·R _{R}이 5kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {1.97V} over {1.01V} =1.95 phase:180DEG ·R _{R}이 3.3kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {2.93V} over {1.01V} =2.9 phase :180DEG ·R _{R}이 2kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {4.76V} over {1.01V} =4.71 phase05V} =0.36 phase:180DEG ※ 위상은 정확히 반대 방향으로, 아래 사진에서 모든 파형이 180°의 차이가 나는 것을 볼 수 있다.R_{ R} = 10KOMEGAR_{ R} = 5.1kOMEGAR_{ R} = 3.3kOMEGAR_{ R} = 2kOMEGAR_{ R} = 20kOMEGAR_{ R} = 30kOMEGA- 위의 실험을 통해 얻은 전압 이득과 이론상 저항으로 구한 전압 이득의 값이 거의 일치함을 알 수 있다. (Gain`=` {V _{out}} over {V _{i`n}} =- {R _{F}} over {R _{R}}을 만족시키며). 또한 입력과 출력 전압이 180도의 위상차를 가지며,R_{ R}이 작을수록 gain 값이 커져 출력의 진폭이 매우 커지고R_{ R}이 커질수록 진폭이 작아지는 것을 볼 수 있다. 위의 파형은 시뮬레이션 결과 나온 파형과 같으며, 이론과 일치함을 알 수 있다.실험2. 비반전 증폭기? 예상 결과(실험2의 회로구성)(실험2의 예상결과)R _{F} [Ω]R _{R} [Ω]V _{p-p} [V]GainV _{out} /V _{i`n}GainV _{out} /V _{i`n}이론값Phase[ DEG ]outputinput10000100008.98934.4951.999820510013.3234.49982.96082.960330014.6144.48753.25664.030200014.6144.46993.269460200006.72254.48071.50031.50300005.99834.49841.33341.3330? 실험 결과R_{ F}[kΩ]R_{ R}[kΩ]V_{ p-p}[V]GainV_{out }/V _{ i n}Phase[°]outputinput101010.5V5.2V10.5/5.2 = 2.010°5.115.3V5.2V15.3/5.2 = 2.940°3.320.7V5.2V20.7/5.2 = 3.980°227.5V5.2V27.5/5.2 = 5.280°207.8V5.2V7.8/5.2 = 1.50°3012.06V9V1+10005.2V} =2.94 phase : 0DEG ·R _{R}이 3.3kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {20.7V} over {5.2V} =3.98 phase :0DEG ·R _{R}이 2kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {27.5V} over {5.2V} =5.28 phase : 0DEG ·R _{R}이 20kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {7.8V} over {5.2V} =1.5 phase : 0DEG ·R _{R}이 30kΩ 일 때,Gain= {V _{out}} over {V _{i`n}} = {6.8V} over {5.2V} =1.3 phase : 0DEGR_{ R} = 10KOMEGAR_{ R} = 5.1kOMEGAR_{ R} = 3.3kOMEGAR_{ R} = 2kOMEGAR_{ R} = 20kOMEGAR_{ R} = 30kOMEGA- 비반전 증폭기의 경우에도 실험을 통해 얻은 이득과 저항으로 구한 이론상 이득 값이 거의 일치함을 볼 수 있다. (Gain`=` {V _{out}} over {V _{i`n}} =1+ {R _{F}} over {R _{R}}을 만족시키며). 입력과 출력 전압은 위상의 차이가 없으며,R_{ R}이 커질수록 gain 값이 커져 출력의 진폭이 매우 커지고R_{ R}이 작아질수록 진폭이 작아지는 것을 볼 수 있다. 특히R_{ R}이 2kOMEGA일 때, 전압의 이득이 매우 커져 15V를 넘어가 파형이 왜곡된 것이 보이는데, 이때는 전원 입력을 높여주어 올바른 파형으로 관찰할 수 있게 된다.2) 고찰- 이번 실험은 반전 증폭기와 비반전 증폭기에 대하여 전압의 이득 값을 알아보고, 실제로 측정해보는 실험이었다. 반전 증폭기의 경우I= {V _{i}} over {R _{R}} =- {V _{out}} over {R _{F}}로 나타낼 수 있으므로 출력V _{out} =- {R _{F}} over {R _{R}}ut} =(1+ {R _{F}} over {R _{R}} ) TIMES V _{i}가 된다. 전압의 이득이 항상 1보다 크고, 위상의 차이가 없다.이론값과 측정값을 비교한 결과 오차가 있지만 대체적으로 근사했다. 오차가 일어나는 이유는 다음과 같다.-일반적인 오차의 이유? 저항의 오차범위 : 실제 저항은 값이 정확한 것이 아니라 약간의 오차가 생길 수 있다. 실제 우리가 실험에 사용한 저항도 대략 5％의 오차범위를 갖고 있는 것을 알 수 있다.? 측정오차 : 저항값을 측정 시 이 값을 사람의 눈으로 측정했기 때문에 측정 시, 오차가 발생했을 수 있다.? 이론값의 경우 회로가 Ideal Op- Amp로 이루어 졌다는 가정 하에 계산을 한 것이기 때문에 실제값과 오차가 발생하는 것이 당연하다.(Ideal OP Amp의 특징 : Infinite gain, Infinite input impedance, Zero output impedance, Infinite speed)비반전 증폭기는 반전 증폭기보다 이득이 높기 때문에 이 실험에선R_{ R} = 2kOMEGA의 경우와 같이 파형이 왜곡되는 현상이 발생한다. 이유는 아마 증폭기가 많은 트랜지스터들로 이루어져 있기 때문일 것이다. 입력전압을 통해 각 트랜지스터에 전원이 공급되는 것과 관계가 있지 않을까 싶다. 왜곡이 일어나면 전원 입력을 높여주어 올바른 파형으로 관찰할 수 있다. 이러한 왜곡을 조정하고 저항의 오차를 고려한다면, 실험에서 얻은 측정값은 이론값과 일치한다고 볼 수 있다.실험에서 사용된 741C 반도체는 우리의 교재나 시뮬레이션에 나오는 것처럼의 이상적인 반도체가 아니다. 따라서 실제 741C 반도체의 특성인 한정된 Gain값이나 입력 바이어스 같은 스펙을 미리 안다면 도움이 될 것이다.이미 수업시간의 내용으로 알고 있던 내용이지만 실험결과와 이론의 비교를 통해 반전 증폭기는 입력 저항이 무한대가 아니기에 이상적인 환경에 맞추기 위해 값을 높여주면 Gain 값이 작아지는 현상이 발생함을 알 수 있었다. 비반.

공학/기술| 2021.10.24| 5페이지| 1,500원| 조회(123)

이론, 전자회로실험, 고찰, 아주대, 예상결과

미리보기

닫기