jk06224 스토어

jk06224

개인인증

팔로워2 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

45개
전체 판매량

1,000+개
최근 3개월 판매량

6개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 45개

판매자 표지

실험 24_연산 증폭기 응용 회로 2 예비보고서 평가A좋아요

예비 보고서실험 24_연산 증폭기 응용 회로 2제 출 일과 목 명담당교수학 교학 과학 번이 름1 실험 개요이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다.연산 증폭기를 이용하여 미분기 및 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.2 실험 기자재 및 부품1. DC 파워 서플라이2. 디지털 멀티미터3. 오실로스코프4. 함수 발생기5. 연산 증폭기(LM741)6. 저항3 배경 이론[그림 24-1]은 복소수 임피던스를 이용한 피드백 회로이다. 입력과 출력 사이의 전달 함수는 식 (24.1)과 같이Z _{1}과Z _{2}의 비에 의해서 결정된다.[그림 24-1] 복소수 임피던스를 이용한 피드백 회로[그림 24-2]는 적분기 회로이다. [그림 24-1]에서Z _{2} =R _{1},Z _{1} =1/sC _{1}인 경우에 해당되므로, 주파수 축에서는 식 (24.2)가 성립하고, 시간 축에서는 식 (24.3)이 성립한다.[그림 24-2] 적분기 회로식 (24.2)를 주파수 축에서 그리면，［그림 24-3］과 같이 저주파에서 통과하고 주파수가 높아질수록 감쇄되는 적분기의 특성을 볼 수 있다.[그림 24-3] 적분기 회로의 주파수 특성[그림 24-4]는 미분기 회로이다. [그림 24-1]에서Z _{2} =1/sC _{1},Z _{1} =R _{1}인 경우에 해당되므로, 주파수 축에서는 식 (24.4)가 성립하고, 시간 축에서는 식 (24.5)가 성립한다.[그림 24-4] 미분기 회로식 (24.4)를 주파수 축에서 그리면, [그림 24-5]와 같이 고주파에서 통과하고 주파수가 낮아질수록 감쇄되는 미분기의 특성을 볼 수 있다.[그림 24-5] 미분기 회로의 주파수 특성4 실험회로 및 PSpice 시뮬레이션적분기[그림 24-6]은 연산 증폭기를 이용한 적분기 회로이다. 입력에서 저항 R을 통해 음의 단자쪽으로 흐르는 전류i _{1}이 피드백 커패시터 C를 통과하면서 출력 전압v _{o}가 형성된다.[그림 24-6] 적분기 회로(실험회로 1)[그림 24-7]은 PSpice 모의실험을 위한 적분기의 회로도이다. 입력은 20kOMEGA 저항을 통해서 음의 단자로 인가되고, 양의 단자에는 공통 모드 전압인 0V의 DC 전압을 인가하였다. 여기에 20kOMEGA 의 피드백 저항과 InF의 피드백 커패시터가 사용되었다.[그림 24-7] PSpice 모의실험을 위한 적분기의 회로도[그림 24-8]은 적분기의 PSpice 모의실험 결과이다. 입력과 출력 사이의 전달 함수가 주파수 축에서 저대역 통과 필터의 특성을 보인다.[그림 24-8] 적분기의 PSpice 모의실험 결과미분기[그림 24-9]는 연산 증폭기를 이용한 미분기 회로이다. 입력에서 커패시터 C를 통해 음의 단자쪽으로 흐르는 전류i가 피드백 저항R을 통과하면서 출력 전압v _{o}가 형성된다.[그림 24-9] 미분기 회로(실험회로 2)[그림 24-10]은 PSpice 모의실험을 위한 미분기의 회로도이다. 입력은 InF 커패시터를 통해서 음의 단자로 인가되고, 양의 단자에는 공통 모드 전압인 0V의 DC 전압을 인가하였다. 여기에 20kOMEGA 의 피드백 저항이 사용되었다.[그림 24-10] Pspice 모의실험을 위한 미분기의 회로도[그림 24-11]은 미분기의 PSpice 모의실험 결과이다. 입력과 출력 사이의 전달 함수가 주파수 축에서 고대역 통과 필터의 특성을 보인다.[그림 24-11] 미분기의 PSpice 모의실험 결과5 실험 절차적분기1. 실험회로 1([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 10mV로 고정하고, 주파수를 lkHz ~ 10MHz까지 [표 24-1]과 같이 변화시키면서 출력의 크기를 측정하여 [표 24-1]에 기록하시오. 또한, [그림 24-14]에 적분기의 보드 선도를 그리시오.적분기 회로도적분기 회로의 입출력 파형[표 24-1] 적분기 회로의 측정 결과입력의 크기입력 주파수단위 이득 주파수기울기출력의 크기(mV)10mV1kHz7950.268125.674u999.06110mV50kHz1242.1083.1059u156.08810mV100kHz628.638791.656n78.99710mV500kHz136.80934.753n17.19210mV1MHz76.94313.087n9.66910mV5MHz21.45393.394p2.695910mV10MHz20.19411.797p2.5377f _{3dB} ={1} over {2 pi RC} ={1} over {2 pi TIMES (20 TIMES 10 ^{3} ) TIMES (1 TIMES 10 ^{-9} )}SIMEQ 7957.74Hz 가 나오므로 이론값 3dB주파수 7957.74Hz와 유사하다.단위 이득 주파수 = 이득TIMES 3dB 주파수빨간색 그래프 = 출력 파형, 초록색 그래프 = 출력 파형의 기울기[그림 24-14] 적분기의 보드 선도미분기1. 실험회로 2([그림 24-9])와 같이 미분기 회로를 구성한다. 입력의 크기는 10mV로 고정하고, 주파수를 lkHz ~ 10MHz까지 [표 24-2]와 같이 변화시키면서 출력의 크기를 측정하여 [표 24-2]에 기록하시오. 또한, [그림 24-15]에 보드 선도를 그리시오.미분기 회로도빨간색 그래프 = 출력 파형, 초록색 그래프 = 출력 파형의 기울기[표 24-2] 미분기 회로의 측정 결과입력의 크기입력 주파수단위 이득 주파수기울기출력의 크기(V)10mV1kHz5.501E-056.9131p6.9133n10mV50kHz0.00262456.2935p329.809n10mV100kHz0.0046594.9578p585.468n10mV500kHz0.0083453636.199f1.0487u10mV1MHz0.0086485170.838f1.0868u10mV5MHz0.00875356.9993f1.1u10mV10MHz0.00875671.7512f1.1004u[그림 24-15] 미분기의 보드 선도5 예비 보고 사항(1) 실험회로 1([그림 24-6])에서 이상적인 연산 증폭기를 가정하고, 입력과 출력 사이의 전달 함수를 구하시오. 또한 PSpice를 이용해서 R = 10kOMEGA , C = InF인 경우 입력-출력 사이의 전달함수 크기의 보드 선도를 그리고, 기울기와 단위 이득 주파수를 구하시오.

공학/기술| 2023.01.31| 9페이지| 2,000원| 조회(231)

전자회로실험, pspice, A+보고서, 단계별로 배우는 전자회로 실험, 예비보..

미리보기

닫기
판매자 표지

실험 20_차동 증폭기 기초 실험 결과 보고서

결과 보고서실험 20_차동 증폭기 기초 실험제 출 일:과 목 명:담당교수:학 교:학 과:학 번:이 름:1 실험 개요차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(single-ended amplifier)에비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다.2 실험 절차 및 결과 보고1. 증폭기 설계를 위해서는 MOSFETM _{1},M _{2}의 동작점을 먼저 결정해야 한다.M _{eqalign{2#}}에 인가할 공통 모드 전압을V _{DD}/2(=3V)로 결정하였을 때, 출력 공통 모드 전압이V _{DD}/2(=3V)가 되도록R _{D}와I _{SS}를 정하시오.M _{1},M _{2}에 원하는g _{m}을 제공하기 위한I _{SS} 전류가 흐르게 하기 위해서M _{3}의 게이트 전압을 고정하고,R _{D} 저항값을 바꾸면서 출력의 공통 모드 전압을 [표 21-1]과 같은 형태로 기록하고, 출력의 공통 모드 전압이V _{DD}/2(=3V)가 나오기 위한R _{D}값을 찾으시오.실험 절차 1번을 위한 회로도[표 20-1] 입력-출력의 공통 모드 전압을 결정하기 위한 , 값 측정M _{3}의 게이트 전압(V _{bias})I _{SS} 전류R _{D} 값입력의 공통 모드 전압출력의 공통 모드 전압1.76V1.02mA1.25kOMEGA 3V3.02V: 출력의 공통 모드 전압이 대략 3V가 나오는R _{D} 값은 1.25kOMEGA 이다.2. 실험 절차 1에서 결정한I _{SS},M _{3}의 게이트 전압V _{bias},R _{D}를 고정하였을 때, 원하는 입력-출력의 공통 모드 전압 레벨이 나오는지 확인하시오.: 문제에서 요구한 출력 전압이 3V에 유사하게 나왔다.3. 입력의 공통 모드 전압 레벨을 구하기 위해 입력의 공통 모드 전압을 변화시키면서,I _{SS} 전류가 흐르고 출력의 공통 모드 전압이V _{DD}/2(=3V)로 유지되는 범위를 구해서 [표 21-2]에 기록하시오실험 절차 3번을 위한 회로도[표 20-2] 입력-출력의 공통 모드 전압을 결정하기 위한 , 값 측정M _{3}의 게이트 전압(V _{bias})I _{SS} 전류R _{D} 값입력의공통 모드 전압출력의공통 모드 전압1.86V1.12mA1.25kOMEGA 2V1.94V1.86V1.11mA1.25kOMEGA 2.3V2.36V1.86V1.12mA1.25kOMEGA 2.8V2.83V1.86V1.12mA1.25kOMEGA 3V3.03V1.86V1.13mA1.25kOMEGA 3.3V3.36V: 출력의 공통 모드 전압이 3V가 유사하게 나오는 입력의 공통모드 전압의 크기는 3V ~ 3.3V이다.4. 실험 절차 1에서 정한I _{SS} 전류가 흐르기 위해서R과M _{4}로 구성된 정전류원을 구성해야 한다. 저항값R을 변화시키면서I _{REF} 전류가I _{SS}와 같아지고,M _{3}의 게이트 전압이 실험 절차 1에서 정한 값이 되는R을 결정하시오.R을 바꾸면서I _{REF} 및V _{bias} 전압을 [표 20-3]에 기록하시오.[표 20-3] 저항값의 변화에 따른 정전류원의 측정 결과저항값(R)I _{REF}V _{eqalign{bias#}}5.22kOMEGA 0.229mA1.53V: 정전류원을 만들기 위하여M _{1}과M _{2}에 연결되어있는V _{DD}를 끊어 회로를 연결하여 실험을 실시한다.5. 정전류원I _{SS}의V _{DS} 전압V _{CS}를 바꾸면서M _{3}에 흐르는 전류를 측정하여 [표 20-4]에 기록하고, [그림 20-15]와 같은 형태로 그리시오.[표 20-4] 전압의 변화에 따른 전류원의 측정 결과V _{CS}전압I _{SS} 전류6.3V1.06mA6. 입력의 공통 모드 전압을 중심으로 10kHz, 0.01V _{p-p}의 정현파 차동 입력 신호를 인가하여 20V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오. 위의 과정에서 설계한 정전류원 회로를 반드시 사용하시오. 주파수를 고정하고, 입력 전압의 크기를 0.01V에서 0.1V까지 증가시키면서 [표 20-5]와 같은 형태로 출력 전압과 차동 전압 이득을 기록하시오.실험절차 6번을 위한 회로[표 20-5] 차동 모드 전압 이득 결과차동 모드 입력 전압의 크기(mV)차동 모드 출력 전압의 크기(mV)차동 모드 전압 이득(A _{d})10929.2302177.23503326.64701131.611001731.73입력 전압의 크기 = 10mV일 때입력 전압의 크기 = 30mV일 때입력 전압의 크기 = 50mV일 때입력 전압의 크기 = 70mV일 때입력 전압의 크기 = 100mV일 때3 고찰 사항(1) 정전류원의 입력 저항이 차동 증폭 회로의 동작이 미치는 영향을 설명하시오.: 정전류원은 외부와 상관없이 일정한 전류를 흘려줄 수 있다. 그리고 부하저항에 따라서 부하 양단의 전압이 변한다. 이런 특성이 회로 동작에 영향을 준다. 그렇기 때문에 만약 정전류원의 입력저항이 증가하면, 정전류원에 흐르는 전류는 감소하므로 트렌지스터에 흐르는 전류도 작아진다.(2) 채널길이 변조 효과가 정전류원의 전류의 정확도에 미치는 영향을 분석하시오.: 채널길이 변조 효과가 무시되지 않으면 Vds도 전류를 결정하는데 영향을 끼치게 된다. 그래서 Vds도 맞춰주지 않으면 같은 전류를 흘려주지 못한다.(3) 게이트 오버드라이브 전압V _{OV}에 대한i _{D1}과i _{D2}의 선형성과 두 전류의 랍이 일정한지 여부를 파악하고, 그결과에 대한 원인들 분석하시오.: 전류는 오버드라이브 전압의 제곱에 비례한다. 그래서 오버드라이브 전압에 대해 선형적인 특성을 가지지 않는다. 즉 비선형 특성이기 때문에 두 전류의합도 일정하지 않다.4 검토 및 느낀점요약 : 차동 증폭 회로는 출력이 단일한 증폭 회로에 비해 노이즈와 간섭에 의한 영향이 적고, 바이패스 및 커플링 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정을 더 쉽게 할 수 있어 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고, 기본적인 측정을 통해 검증하였다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석하였다. 그리고 MOSFET 정전류 회로의 출력 저항과 전류의 정확도를 실험하였고, 차동 증폭 회로의 내부의 차동 전류 측정을 통해서 전류의 차이에 기반한 동작을 확인하였다. 또한, 저항 부하가 있는 차동 증폭기의 차동 전압 이득을 측정함으로써 차동 증폭기의 동작 원리에 대해서 이해의 폭을 넓힐 수 있었다.

공학/기술| 2023.01.31| 5페이지| 1,500원| 조회(408)

전자회로실험, pspice, A+보고서, 단계별로 배우는 전자회로 실험, 결과보..

미리보기

닫기
판매자 표지

실험 18_증폭기의 주파수 응답 틍성 결과보고서

결과 보고서실험 18_증폭기의 주파수 응답 틍성제 출 일:과 목 명:담당교수:학 교:학 과:학 번:이 름:1 실험 개요이 실험에서는 [실험 17]에서 구현한 공통 소오스 증폭기의 주파수 응답 특성에 대해 실험함으로써 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스들로 인해서 주파수에 따라 전압 이득 및 위상이 변하며, 어느 주파수 대역까지 증폭기의 전압 이득이 유지되는지의 척도인 대역폭을 알아야 원하는 응용 범위에 사용할 수 있다. 그리고 증폭기의 전류나 면적이 제한되어 있을 때 증폭기 전압 이득과 대역폭의 곱은 일정한 관계가 성립하는데, 실험을 통해서 이러한 관계를 이해하고자 한다.2 실험 절차 및 결과 보고1. [실험 16]의 실험 절차와 같이, 공통 소오스 증폭기의 입력-출력에 원하는 DC 전압 및 전압 이득이 나오게 하기 위해M _{1},M _{2}에 흐르는 DC 전류I _{1}을 결정하고, 이 전류를 생성하기 위한V _{pbias}및I _{REF} 전류도 결정하여 회로를 구성하시오([실험 16] 및 [실험 17]의 실험 절차 참조).: 17장 결과보고서에 작성했음.2. 실험 절차 1의 과정을 거쳐서 완성된 공통 소오스 증폭기의 주파수 응답 특성(특히 3dB 대역폭 특성)을 알아보기 위해 입력 신호를 주파수를 변화시키면서 전압 이득이 어떻게 변화하는지 [표 18-1]에 기록하고, [그림 18-8]과 같은 형태의 보드 선도를 그리시오(그림은 X축을 로그 스케일의 주파수로, Y축을 전압 이득의 dB 값으로 나타내시오). 이를 바탕으로 대역폭을 구하시오. 측정 시 오실로스코프의 최대 주파수를 확인하고, 1kHz부터 100MHz까지 로그 스케일로 균일하게 측정하되 3dB 주파수(f _{3dB}) 부근에서는 촘촘하게 측정하시오.실험 절차 2번을 위한 회로도입력신호의 크기(V)입력 신호의 주파수(Hz)출력 신호의 크기(mV)출력 신호의 주파수(kHz)전압 이득 (A _{V} =|v _{o} /v _{sig} |) 선형 스케일전압 이득(A _{V} =20log|v _{o} /v _{sig} |)2.5100m6.5100m2.0967746.4310332.5134110.62520.526582.51028108.7518.840162.51003.210011.2521.023052.51k761k12.2580621.768442.510k12110k8.64285718.733152.5100k88100k6.28571415.967092.51M321M2.568.1647992.510M3210M4.571413.201042.520M3220M1.592044.039078보드 선도3. 위의 결과를 바탕으로 이득 대역폭 곱을 구하시오.이득 대역폭 곱 : 전압 이득TIMES 대역폭이다.=>w _{L}일 때가 3dB의 값이므로 그때의 전압 이득과 대역폭을 곱하면 약 21TIMES 5830=122430이 나온다.4. 이득 대역폭 곱을 증가시킬 수 있는 방안을 찾아서 실험을 수행한 후, 보드 선도를 그려서 확인하시오.: 실험을 진행하지 않음.3 고찰 사항(1)f _{3dB}의 계산값과 측정값이 다른 이유를 분석하시오.: 17장 고찰 사항 1번과 동일하게 계산값을 구할 때는 MOSFET의 문턱 전압, 이동도, 등의 값들을 고정하여 구하지만 측정값에서는 MOSFET마다의 오차를 고려하여 측정값이 나오기 때문에 계산값과 측정값이 달라진다. 그리고 기생 캐패시터 성분과 저항이 실제로 오차가 있기 때문이다.(2) 실험회로에서 3dB 주파수(f _{3dB})를 증가시키기 위한 방법을 설명하시오.: 3dB주파수와 이득의 곱이 같다. 실험회로를 변경하여 3dB주파수를 높이려면 이득을 낮추어야 한다. 따라서 출력저항을 줄이면 된다.4 검토 및 느낀점요약 : 이 실험에서는 [실험 17]에서 구현한 공통 소오스 증폭기의 주파수 응답 특성을 이론적으로 이해하고 실험하였다. 트랜지스터 내부에 존재하는 기생 커패시턴스 및 출력 커패시턴스에 의해서 전압 이득이 주파수가 증가됨에 따라 감소하는 것을 실험을 통해 확인하였다. 또한 전류가 일정한 조건에서 이득이 감소하면 대역폭이 증가되는 관계, 즉 이득 대역폭의 곱이 일정한 관계가 성립함을 확인하였다. 이득 대역폭의 곱을 증가시키기 위해서는 트랜지스터의 크기(W/L)가 고정되었을 때, 전류를 증가시켜야 함을 실험을 통해서 확인하였다.

공학/기술| 2023.01.31| 4페이지| 1,500원| 조회(264)

전자회로실험, pspice, A+보고서, 단계별로 배우는 전자회로 실험, 결과보..

미리보기

닫기
판매자 표지

실험 17_능동 부하가 있는 공통 소오스 증폭기 결과보고서

결과 보고서실험 17_능동 부하가 있는 공통 소오스 증폭기제 출 일:과 목 명:담당교수:학 교:학 과:학 번:이 름:1 실험 개요이 실험에서는 [실험 16] 에서 수행한 ‘정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 수오스 증폭기(common source amplifier) 회로’를 구성하고, 이를 바탕으로 공통 소오스 증폭 기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며. 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다.2 실험 절차 및 결과 보고1. [실험 16]에서 결정한V _{pbias}와I _{REF} 값을 바탕으로 공통 소오스 증폭기의 입력-출력의 DC 전압 레벨이 원하는 만큼 나오는지 확인한다.실험 절차 1번을 위한 회로도: 전압 이득이 10V/V이 나오는 출력은 약 2.4V이다, 출력이 2.28V일 때R _{REF} =191 OMEGA 이 나온다는 것을 알 수 있다.2. [실험 16]에서와V _{pbias}와I _{REF} 값을 바탕으로 공통 소오스 증폭기의 입력 전압을 0V에서 6V까지 500mV, 단위로 변화시키면서 생성되는 출력을 측정하여 [표 17-1]에 기록하고, [그림 17-8]에 입력-출력 전압의 전달 특성 곡선을 그리시오.[표 17-1] 특성 곡선을 그리기 위한 입력-출력 DC 전압 측정입력전압V _{pbias}I _{REF}입력의 DC전압 레벨출력의 DC전압 레벨입력전압V _{pbias}I _{REF}입력의 DC전압 레벨출력의 DC전압 레벨0V1.53V0mA0V5.04V3.5V1.52V7.91mA3.5V86.62mV0.5V1.53V7.94mA0.5V5.04V4V1.52V7.91mA4.0V63.64mV1V1.53V7.94mA1.0V5.04V4.5V1.52V7.89mA4.5V55.24mV1.5V1.53V7.94mA1.5V5.04V5V1.52V7.89mA5.0V48.41mV2V1.53V7.94mA2.0V5.02V5.5V1.52V7.89mA5.5V44.43mV2.5V1.53V7.91mA2.5V1.35V6V1.52V7.89mA6.0V41.59mV3V1.53V7.91mA3.0V0.14V[그림 17-8]: 배경이론에 나온 [그림 17-3]과 그래프가 일치하게 나온 것으로 보아M _{1}과M _{eqalign{2#}}의 동작이 올바르게 되었고 각각 어떠한 동작 영역을 가지는지 알 수 있다.3. 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V _{p-p} 정현파의 입력 전압을 인가한다. 이때 공통 소오스 증폭기의 입력-출력 전압의 크기를 [표 17-2]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여v _{sig}입력(M _{1}의 게이트 전압V _{gs}), 출력 전압(M _{1}의 드레인 전압V _{ds}) 파형을 캡처하여 전압 [그림 17-9]에 기록한다.실험 절차 3번을 위한 회로도(입출력 동시에 찍는 회로)입력신호의 크기(mV)입력 신호의 주파수(kHz)출력 신호의 크기(mV)출력 신호의 주파수(kHz)전압 이득 (A _{V} =|v _{o} /v _{sig} |) 선형 스케일전압 이득(A _{V} =20log|v _{o} /v _{sig} |)1810.3472219.97312.2821.782610.0244209.99816.1524.16369.9866109.97816.9424.584610.01884010.01218.2625.235810.000107010.00218.4525.32689.978125010.00018.3825.29789.980143010.00218.3325.268810.00216309.96218.5225.35969.97418109.99718.8525.5110710.015199010.00918.6025.39※오실로스코프의 노란색 파형 : 입력 신호, 초록색 파형 : 출력 신호=0.01일 때 입출력 파형=0.02일 때 입출력 파형=0.03일 때 입출력 파형=0.04일 때 입출력 파형=0.06일 때 입출력 파형=0.05일 때 입출력 파형=0.07일 때 입출력 파형=0.08일 때 입출력 파형=0.1일 때 입출력 파형=0.09일 때 입출력 파형: 입출력 파형을 분석하여 보면 전부 전압 이득이 10V/V이상 인 것을 알 수 있다. 그러므로 실험이 잘 진행되었음을 알 수 있다.4. 구현한 회로의 입력 저항과 출력 저항을 직접 측정하여 [표 17-3]에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어 가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 0V를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.: 실험 절차 4번은 진행하지 않았다.3 고찰 사항(1) 전압 이득의 계산값과 측정값이 다른 이유를 분석하시오: 계산하여 구할 때는 고정된 각 MOSFET의 문턱 전압, 이동도, 등의 값들을 고정하여 구하지만 실험을 측정값에서는 MOSFET마다의 오차를 고려하여 측정값이 나오기 때문에 계산값과 측정값이 달라진다. 그리고 기생 캐패시터 성분과 저항이 실제로 오차가 있기 때문이다.(2) 출력 전압의 크기와 왜곡 여부에 영향을 줄 수 있는 설계 요인들을 생각해보고, 그 원인을 분석하시오: 첫 번째로 동작점이 차단점 근처로 치우친 경우 - 입력전압의 음(-)의 반주기 중 일부에서 MOSFET이 차단모드로 동작하여 드레인 전류가 0이 되는 부분이 발생하여 출력 전압의 왜곡이 발생한다.동작점이 차단점 근처로 치우친 경우두 번째로 동작점이 천이점 근처로 치우친 경우 - 입력전압의 양(+)의 반주기 중 일부에서 MOSFET가 비포화모드로 동작하여 출력 전압의 왜곡이 발생한다.동작점이 천이점 근처로 치우친 경우4 검토 및 느낀점요약 : 이 실험에서는 능동 부하가 있는 공통 소오스 증폭기의 전압 이득 특성을 살펴보았다. 증폭기의 전압 이득을 측정하기 위해 입력단에 DC 전압과 소신호를 인가한후 출력 전압을 측정하였다. 또한 원하는 DC 동작점에서 동작하는지와 원하는 전압 이득이 나오는지를 확인하기 위해 전압 전달 특성 곡선을 측정하였다. 입력 신호의 크기가 증가됨에 따라 전압 이득에 어떤 영향을 미치는지도 실험을 통하여 확인하였고, 증폭기의 입력-출력 저항도 측정하였다.

공학/기술| 2023.01.31| 6페이지| 1,500원| 조회(177)

전자회로실험, pspice, A+보고서, 단계별로 배우는 전자회로 실험, 결과보..

미리보기

닫기
판매자 표지

실험 05_BJT 바이어스 회로 결과보고서

결과 보고서실험 05_BJT 바이어스 회로제 출 일:과 목 명:담당교수:학 교:학 과:학 번:이 름:1 실험 개요BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요 한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로 에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다.2 실험 절차 및 결과 보고1. 실험회로 1([그림 5-4])에서V _{BB} 값이 4V,R _{BB} 저항값이 2kOMEGA ,R _{C}는v _{o}의 DC 값이 8V가 되도록 하는 저항값으로 둔다. 컬렉터 전압이 8V, 컬렉터 전류가 1mA가 되도록R _{B1} `,`R _{B2} 를 구하고, [표 5-1]에 기록하시오. 예비 보고 사항에서 구한 값을 바탕으로 하면 효율적으로 찾을 수 있다.[표 5-1] 실험회로 1의 바이어스 회로 구성을 위한 소자값실험회로 1 회로도실험회로 1 PSpice 회로도[표 5-1] PSpice로 만든 표고찰 : 원래는 8V가 되는 값을 찾는 실험이였지만, 실험할 때는 8V가 아닌 6V를 찾는 실험을 하여 예비보고서 작성 시 찾은 4kOMEGA 이 아닌 47OMEGA 이 6V에 제일 근사하게 나왔다.2.V _{cc}를 12V로 고정하고, 전압을 0V?12V까지 1V 간격으로 변화시키면서V _{BE}전압(V _{I} 전압), 컬렉터 전류I _{C}와 베이스 전류I _{B}를 측정하여 [표 4-3]에 기록하시오. 동작 영역을 확인하기 위해서V _{CE} `,`V _{CB}전압도 같이 기록한다.2번 실험인 베이스 바이어스 회로는 실험을 진행 하지 않았으므로, 예비 보고사항에서 작성한 PSpice값으로 작성하겠습니다.실험회로 2 PSpice 회로도실험회로 2 PSpice 출력[표 5-2] PSpice로 만든 표고찰 : 실험을 진행하지 않아 비교를 할 수는 없지만, 문제에서 구하라고 한 8V와 1mA가 되는 값은 대략 4kOMEGA 이다.3 고찰 사항(1) 예비 보고 사항에서 PSpice를 이용하여 구한 실험회로 1의 DC 동작점과 실험을 통해서 측정한 DC 동작점 사이의 차이가 발생하는 원인을 설명하시오.: 찾아야하는V _{C} `,`I _{C}값이 달라져 정확한 비교는 할 수 없지만, PSpice를 이용한 실험값과 직접 측정한 값의 차이가 나는 이유는 [실험 3]과 [실험 4]에서처럼 저항과 BJT의 과열로 인한 값의 차이와 전선에도 저항이 있는데 이론상으로 구할 때는 전선에 걸리는 저항은 0으로 생각하고 구하기 때문에 실제 측정값에 차이가 있다.(2) 예비 보고 사항에서 PSpice를 이용하여 구한 실험회로 2의 DC 동작점과 실험을 통해서 측정한 DC 동작점 사이의 차이가 발생하는 원인을 설명하시오.: 실험절차 2는 실제로 실험하지 않아 비교를 할 수 없지만, 고찰사항 1과 같은 이유로 차이가 발생할 것 이라고 예상할 수 있다.

공학/기술| 2023.01.31| 4페이지| 1,500원| 조회(226)

전자회로실험, pspice, A+보고서, 단계별로 배우는 전자회로 실험, 결과보..

미리보기

닫기