만두 스토어

만두

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

39개
전체 판매량

192개
최근 3개월 판매량

5개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 39개

디지털 논리실험 10주차 예비보고서

1.1 비동기식 카운터와 동기식 카운터의 작동원리와 차이점에 대하여 서술하 시오. 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와 달리 비동기 식 카운터는 이전 D Flip-flop의 출력이 다음 D Flip-flop을 동작시키므로 전 파지연이 발생한다. 1.2 positive edge triggered D Flip-flop인 7474를 이용하여 [그림 1]의 회 로를 어떻게 결선할지 설명하시오. 우선 모든 Flip-flop의  의 출력 값을 D의 입력 값으로 넣어주었다.

공학/기술| 2023.04.11| 4페이지| 2,000원| 조회(227)

예비보고서, 비동기식 카운터, 동기식 카운터, 논리실험, 디논실, 디지털 논리실험

미리보기

닫기
디지털 논리실험 9주차 예비보고서

8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 보면  VCC, GND, 입력 값 A와 B, , CP의 위치를 확인할 수 있다. 그중에서     MR은 Master Re-clear의 약자로 는 리셋핀, 즉 active low이므로 LOW 를 입력하면 네 개의 Flip-flop의 출력 값을 모두 0으로 만드는 역할을 한다. 한편 시프트 레지스터의 입력 값은 A와 B 2개인데 이는 나머지 하나를 enable처럼 사용할 수 있다. datasheet에 따르면 A와 B의 입력 값은 AND 게이트를 거치기 때문에 만일 B에 0을 넣어준다면 A의 입력 값이 어떻든 간 에 시프트 레지스터에는 0이 입력 값으로 들어간다. 만일 B에 1을 넣어준다면 A의 입력 값이 시프트 레지스터의 입력 값이 되는 것을 확인할 수 있다.

공학/기술| 2023.04.11| 4페이지| 2,000원| 조회(113)

예비보고서, 논리실험, 기본실험, 디논실, 디지털 논리실험

미리보기

닫기
디지털 논리실험 8주차 예비보고서

1.1 Gated D Latch의 동작에 대해 설명하시오. Gated D Latch는 D와 EN을 입력 값으로 갖고, Q와 를 출력 값으로 가진 다. S-R Latch와 거의 유사하지만 EN이라는 가드를 세워 S와 R의 값이 1,1 이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때에 는 D 값과 상관없이 S와 R이 0,0인 경우와 같으므로 출력 값이 변하지 않으 며, EN의 입력 값이 HIGH일 때에는 D 값을 Q의 값으로 전달한다. 이때 D의 입력 값이 0일 때에는 Q=0, =1이 되고, D의 입력 값이 1일 때에는 Q=1,  =0이 된다. 1.2 D Flip-flop의 동작에 대해 설명하시오. D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만 EN의 값 이 들어와 있는 내내 Q 값을 바꿀 수 있는 Latch와 달리 Flip-flop은 clock 이 변하는 타이밍에만 D 값을 Q 값으로 넘겨준다는 점에서 차이가 있다. 실험 에서는 확인할 수 없었지만 CLOCK의 스위치가 올라가는 그 순간에만 D가 0 이면 Q=0, =1이 되고, D의 1일 때에는 Q=1, =0이 된다.

공학/기술| 2023.04.11| 4페이지| 2,000원| 조회(103)

예비보고서, 논리실험, 디논실, 디지털 논리실험, Gated D Latch의 동..

미리보기

닫기
디지털 논리실험 7주차 예비보고서

1.6 응용실험 (2)의 pulse transition detector에서 사용하는 NOT gate의 개 수가 늘어나면서 발생하는 차이에 대하여 서술하시오. pulse transition detector에서 CLOCK 입력 값이 1에서 0으로 바뀌는 순간 NOT 게이트를 거치지 않는 부분은 그 변화를 즉각 받아들이지만 NOT 게이 트를 거치는 부분은 Not 게이트를 통해서 변화를 받아들이기 때문에 잠시 동 안 지연이 발생한다. 이때 둘 사이에 시간차가 생기면서 둘의 값이 동시에 0 이 되며 output이 1이 되는 찰나의 순간이 발생한다. 1.7 실제 실험에서 스위치 입력을 한번만 주었는데 결과가 여러 번 바뀌는 현 상(채터링)이 발생할 수 있다. 이에 대해 설명하시오. 실제 실험에서 스위치 버튼을 누르거나 땔 때 떨림과 같은 물리적 특성이나 외부 원인에 의해 채터링이 발생한다. 이를 방지하기 위해서는 S-R Latch를 이용하는 방법이 있다.

공학/기술| 2023.04.11| 5페이지| 2,000원| 조회(151)

예비보고서, 논리실험, 디논실, 디지털 논리실험, Latch의 동작

미리보기

닫기
디지털 논리실험 6주차 예비보고서

1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용 하여 어떻게 구현할 수 있는지 설명하시오. 우선 vcc와 gnd를 (+)극과 (-)극에 각각 연결한다. 네 자리 이진수의 덧셈을 계산하기 위해서는 ALU의 A+B 기능을 이용해야 하는데 datasheet에 따르면 이를 위해서는 S3, S2, S1, S0, Cn, M이 순서대로 H, L, L, H, L, L를 만족 해야 한다. 이후에는 A0~A3에는 A에 해당하는 네 자리 이진수를 B0~B3에는 B에 해당하는 네 자리 이진수를 넣으면 되는데 INPUT 값이 active low이므로 생각하던 값과 반대되는 값을 넣어야 함을 주의한다. 출력 값은 Cn+4, F3, F2, F1, F0를 통해 얻을 수 있다.1.2 74181을 이용하여 두 개의 네 자리 이진수가 같은지 판별하는 방법을 설명하시오.ALU의 XOR 기능을 이용하여 두 개의 네 자리 이진수가 같은지 다른지를 판별할 수 있다.

공학/기술| 2023.04.11| 3페이지| 2,000원| 조회(170)

예비보고서, 논리실험, datasheet, 디논실, 디지털 논리실험

미리보기

닫기