"quartus2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

한화 파워시스템 vhdl 프로젝트 디지털시스템실험 32bit mips verilog quartus 디지털시계 quartus lcd 구동회로 이론 BCD 가산기

판매자 표지는 다운로드시 포함되지 않습니다.

"quartus2" 검색결과 1-20 / 217건

판매자 표지

[VHDL,AVR]전자 오르간 피아노 quartus2 설계 프로젝트

프로젝트QUARTUS 2와 FPGA kit를 이용하여 자유연주와 저장이 가능한 전자 오르간을 구현.1. 자유 연주 기능2. 녹음 기능개선 사항1.Clk_div Block에서의 주파수 (Sampling) 증가2.Ram의 array 증가3.추가적인 switch 사용

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,000원 | 등록일 2014.12.15 | 수정일 2021.07.08

다운로드 장바구니
quartus2를 이용한 암호화 시스템!

..FILE:Final Report.docxFinal Report1. 요약- RSA 키 알고리즘을 응용하여, 논리회로 수준에서 정보의 암호화와 복호화가 가능하도록 만든다.2 ... : Windows XP Sp2- RAM: 2Gb- CPU: Intel Centrino Core 2 Duo4. 각 회로 설명All_Secure구성요소 : SU_Toggle역할 : 6bit ... 짜리 oper, rand, char 3개를 입력받아서 SU_Toggle을 이용 암호화된 값을 출력한다.SU_Toggle구성요소 : Secure, Unsecure, 2BusMUX역할

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2008.11.29

다운로드 장바구니
Quartus2를 이용한 오감만족 보일러~!

에 맞는 결과를 돌려준다.(2) Improvement Requirement변경사항 : 8가지의 선택사항 중에서 한 가지를 입력하는 것만으로 시스템을 마치지 않고 그 선택 이전에 현재 ... 16)(input)(text "IN1" (rect 2 7 19 19)(font "Courier New" (bold))(invisible))(text "IN1" (rect 2 7 19 ... )(input)(text "IN2" (rect 2 23 19 35)(font "Courier New" (bold))(invisible))(text "IN2" (rect 2 23 19

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2008.11.29

다운로드 장바구니
[컴퓨터구조] quartus 2를 이용한 verilog 소스 및 코딩 시뮬레이션

제출기한 : 11.04.06컴퓨터구조ch4담당교수학 번학 과전자통신공학이 름1. exercise 4.2?Verilog HDL File 소스*/module exercise2 ... (input [3:0] a,output reg [1:0] y);always @(*)if (a[0]) y = 2'b11;else if (a[1]) y = 2'b10;else if (a[2 ... ]) y = 2'b01;else if (a[3]) y = 2'b00;else y = a[1:0];endmodule/*?RTL Viewer 캡쳐 화면?Technology Map

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2011.04.07

다운로드 장바구니
Quartus2, 베릴로그를 이용한 캐릭터LCD 구동 보고서

는 16문자/1라인, 16문자/2라인, 20문자/2라인, 20문자/4라인 등 여러 가지 종류가 있지만 이번에 LCD displayer장에서 배우는 것은 다양한 문자를 여러 가지 ... )만을 달리한다면 여러 종류의 LCD를 유용하게 사용될 수 있으리라 생각된다.2. LCD 구조(가) 스펙? 5*7 도트, 5*10 도트의 디스플레이 폰트(Font)를 설정할 수 있 ... 하고 있다.③ 최대 40글자(20자 2열)를 표시할 수 있는 Display Data RAM을 내장하고있다.(나) I/O? VSS(입력) : 0V(GND)① VDD(입력) : +5V

Non-Ai HUMAN
| 리포트 | 24페이지 | 2,000원 | 등록일 2008.12.29 | 수정일 2015.06.25

다운로드 장바구니
VHDL설계 QUARTUS2, altera, HBE-COMBO2이용한 piezo멜로디 설계(핀설정 완벽)

VHDL설계 QUARTUS2, altera, HBE-COMBO2이용한 piezo멜로디 설계(핀설정 완벽)

Non-Ai HUMAN
| 리포트 | 5,000원 | 등록일 2008.12.22

다운로드 장바구니
VHDL Quartus2 D 플립플롭을 이용한 N비트 레지스터 설계

놓은 레지스터가 입력 클럭에 따라 작동하는 순차회로를 말한다.2. 클럭의 상승 엣지와 하강엣지를 표현하는 VHDL의 구문1) 클럭의 상승엣지일때ㆍ(clk'event and clk ... ='1')ㆍrising_edge (clk)2) 클럭의 하강엣지일때ㆍ(clk'event and clk='0')ㆍfalling_edge (clk)3. D 플립플롭을 이용한 N비트 ... 레지스터 설계1) D 플립플롭 설계2) N bit 레지스터 설계N bit 레지스터를 D 플립플롭을 컴퍼넌트를 사용하여 설계하였습니다. 여기서 입력값과 출력값이 N개 이면 N bit

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2007.05.14

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

실험2 예비보고서① Verilog의 Module instantiation에 대하여 설명하시오.-> Windows는 메모리의 효율적인 사용을 위하여 프로그램의 수와는 관계없이 코드 ... .InputoutputABCinCoutSum0*************10111010001101101101011111-> 1-bit full adder는 2진수 입력 A, B와 아랫자리에서 올라오는 자리올림 Cin을 더하 ... 출력 신호에서 튀는 현상이 많이 발생했다. input a0에 입력신호 1이 올라갈 때와 떨어질 때 출력 신호 output S2에 튀는 현상이 발생했고, input a1에 입력신호 1

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
[컴퓨터구조 및 VHDL][Quartus 2,max,verilog]verilog_hdl을 이용한 Single_Cylce_Mips설계 및 분석..

_a, o_pc_add, o_reg_out1, o_reg_out2, o_out_sign_extend ... , o_reg_in2, o_reg_in1, o_add_in, o_jum_ad, o_Write_data, o_b_z, o_result, o_alu_con, o_zero, o_q, );

Non-Ai HUMAN
| 리포트 | 49페이지 | 2,500원 | 등록일 2005.10.05

다운로드 장바구니
[컴퓨터 구조 및 언어][Quartus 2,max]Verilog HDL 이용한 32Bit Arithmetic Logic Unit(ALU)설계(mips)와 분석

.//input [2:0] ALU_control; //3bit의 ALU 제어 입력값을 넣어준다.//wire b_invert; //B_invert의 ALU내부에서의 노드 연결선을 정의 ... ] ; 59 ; -- ; 2 ; 7 ; 53 ; no ; no ; no ; no ; no ; no ; no ; LVTTL ;; in_a[30] ; 113 ; F ; -- ; -- ; 3 ... ; -- ; -- ; 4 ; no ; no ; no ; no ; no ; no ; no ; LVTTL ;; in_b[28] ; 91 ; -- ; 1 ; 12 ; 2 ; no

Non-Ai HUMAN
| 리포트 | 40페이지 | 2,000원 | 등록일 2005.10.05

다운로드 장바구니
판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법 ... 및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. input에 대한 t1, t2, result의 논리표는 다음과 같다.회로도대로 설계한 후

Non-Ai HUMAN
| 리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
판매자 표지

23장 결과보고서_FPGA를 이용한 LED 및 FND 구동 (1)

보고서실 험 일학 과학 번성 명2. Quartus II 프로그램 사용 실습b) LED 점멸 속도 2배 빠른 코드2씩 증가시키는 방법posedge, negedge 방법c) LED1 ... ( Cyclone ) 이다.2) clk의 상승에지를 감지하여 동기신호로 쓰기 위한 함수는 ( always(posedge mclk) )이다.3) 1Hz 신호를 만들기 위해서 클럭 신호

리포트 | 6페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

2022년 상반기 LG디스플레이 반도체/디스플레이 합격자소서

. Arduino1로 입력을 받고 FPGA로 연산 후 Arduino2로 출력할 수 있도록 Verilog, C 코드 수정3 DE1-SoC FPGA 두더지 잡기"- Quartus ... +2 HDL, FPGA 설계- 디지털공학실험 B+, 디지털시스템설계 A-, IoT실험 A+, SoC설계 A+3 기타 심화 과목- 멀티미디어융합기술 A+, 마이크로프로세서응용 A ... 와 메모리 구현. 어셈블리어를 일부 구현해 ModelSim으로 기본적인 작동 확인2 FPGA와 Arduino를 이용한 "학점계산기"- 3개의 마이크로 컨트롤러 간의 IO 설계

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2022.11.08

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

Quartus)실습 과정 예시1. AND 게이트 실습목적: 두 개의 입력값에 대한 AND 논리를 실험적으로 확인.과정:IC 7408(AND 게이트) 연결.입력에 대해 0과 1의 조합을 생성 ... .출력 확인 및 진리표 작성.2. 플립플롭 실습목적: D 플립플롭의 동작을 이해하고 간단한 레지스터 설계.과정:IC 7474(D 플립플롭) 연결.클럭 신호와 데이터 입력값에 따라 ... CLEAR동작을 수행)(그림입니다.원본 그림의 이름: CLP0000119c0001.bmp원본 그림의 크기: 가로 1040pixel, 세로 832pixel(노란색 표시줄이 답)2.모의실험

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
한양대학교 융합전자공학 최초합 자기소개서, 학업계획서

하고 프로그래밍을 해본 경험이 있습니다. 간단한 2륜 구동 보행머신을 시작으로 휴머노이드 로봇까지 제작함에 있어 전기전자 분야에 관심을 갖게 되었습니다.전적대학교 디지털논리설계와 회로 ... 이론 전공 수업에서 직접 회로를 구성하고 더 효율적인 회로를 구성하기 위한 방법을 모색하는 실습을 진행했습니다. 이후 개인적으로 흥미가 생겨 FPGA 설계 소프트웨어 Quartus ... 었습니다.학창 시절 과학 학술 동아리에서 로봇을 직접 제작하고 프로그래밍을 해본 경험이 있습니다. 간단한 2륜 구동 보행머신을 시작으로 휴머노이드로봇까지 제작함에 있어 전기전자 분야

자기소개서 | 4페이지 | 5,000원 | 등록일 2023.12.28

다운로드 장바구니
판매자 표지

현대자동차 2021년 전자제어시스템 개발 합격 자기소개서

관련 HW/SW 개발에 긍정적인 영향을 미치는 인재가 될 것이라 확신합니다.2. 본인의 역량을 나타낼 수 있는 주요 전공과목(최대 5개)을 선정하여, 해당 과목에서습득한 역량 및 ... 을 진행하였습니다. 덕분에 RTOS(uC/OS-ii) 표준코드를 통해 ARM Cortex-M3 보드를 제어할 수 있는 역량을 쌓았습니다.2. 컴퓨터네트워크(B+)컴퓨터 네트워크 ... 고, 레지스터와 조합논리를 합쳐 FSM을 설계하는 역량을 습득하였습니다. 또한, Quartus와 Modelsim 사용법을 익히고, 하드웨어 기술 언어인 Verilog를 이용하여 디지털 시스템 및 Testcase를 만들고 이를 FPGA Board에 구현하는 역량을 키웠습니다.

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 첨삭자소서

을 들으면서 아날로그와 디지털회로에 관한 체계적인 지식을 쌓았습니다. ‘디지털 회로실험’에서는 간단한 회로들을 Quartus를 사용하여 직접 설계해보고 DE2보드에도 올려보기도 하 ... 하였습니다. 더 나아가 심화과목인 ‘전자회로2’에서는 MOSFET의 구조와 원리를 배우고, Cadence virtuoso를 이용하여 큰 단위의 회로를 실제로 설계해 보았습니다. 201 ... 프로그램 ‘1박 2일’과 ‘런닝맨’의 포맷을 가져와 동아리 (MT)엠티에 적용시키(이 대목 이후부터 다시 번잡한 군더더기들이 자주 나오고, 필수성분들은 부당하게 생략된 곳들도 줄줄이

자기소개서 | 19페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니
판매자 표지

LG전자 연구개발 직무 첨삭자소서 (2)

을 통해 전자공학도가 갖추어야 할 기본 지식을 배웠고, 지난학기에는 ‘전자회로2’를 들으며 디스플레이에 사용되는 시스템을 Cadence로 설계하여 심화된 역량을 길렀습니다.특히 프로 ... 제목을 작성하는 방법은 1. 핵심어만 적는 방법 2. 아이디어만 적는 방법 3. 핵심어와 아이디어를 결합하여 작성하는 방법이 있습니다. 가장 좋은 것은 세 번째 방법이나 시간이 오래 ... 을 통해 전자공학도가 갖추어야 할 기본 지식을 배웠고, 지난학기에는 ‘전자회로2’를 들으며 디스플레이에 사용되는 시스템을 Cadence로 설계하여 심화된 역량을 길렀습니다.-> 이 부분

자기소개서 | 12페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니
23년 상반기 한화파워시스템-전기제어 합격자소서

가 가진 역량을 발휘할 수 있을 것이라 판단해 지원했습니다.저는 학부 2,3,4학년 간 브레드보드, PSPICE, ModelSIM, Quartus 등의 설계 프로그램을 다루는 실험 ... 의 적합한 인재인지 말씀해주십시오.저는 학부 2학년 때 D사 주관 ICT 공모전에 참가하여 청각장애인을 위한 화재경보기 제작에 '도전' 했습니다.한 단계 더 나아간 아이디어 제시 ... 었습니다.이후 1만 2천 명의 설문조사 데이터를 시각화해 분포 확인 및 불균형을 해소한 결과, 이전대비 신뢰도가 160% 개선되며 군집화 하는 데 성공했고 전체 참가자 120명 중 20등

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
중앙대학교 전자공학과 합격 자기소개서, 학업계획서

을 가지게 되어 전자정보통신공학부에 진학하였습니다. 전적 대학교 전기회로 수업에서 미분 방정식과 라플라스 변환을 통한 1,2차 회로를 해석하였습니다. 또한 논리회로 전공 수업 ... 을 통해 직접 회로를 구성하고 더 효율적인 회로를 구성하기 위한 방법을 모색하는 실습을 진행했습니다. 더 나아가 개인적으로 FPGA 설계소프트웨어 Quartus를 사용하여 논리회로 ... 하고 더욱 발전해나가 사회에 이바지하고자 이 학부에 지원하게 되었습니다.2. 자신이 수행한 학업 활동에 대한 과정과 결과를 구체적으로 기술하시오. (1000자 이내)동일계를 전공

자기소개서 | 3페이지 | 4,000원 | 등록일 2023.12.28

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기