• AI글쓰기 2.1 업데이트
  • 통합검색(40)
  • 리포트(39)
  • 자기소개서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

maxplus2디지털시계 16진 카운터 fpga 시계 6진카운터
판매자 표지는 다운로드시 포함되지 않습니다.

"maxplus2" 검색결과 1-20 / 40건

  • 자료 표지
    [디지털] [텀프로젝트]Maxplus2를 이용한 디지털시계 설계
    시간을 나타내는 워치와 스탑워치, 이둘을 선택하는 모드셀 부분으로 구성되어 있고, 이들을 출력할수 있는 7세그먼트로 구성되어 있습니다.
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 8,000원 | 등록일 2004.12.24
    다운로드 장바구니
  • 자료 표지
    [디지털 시계, 회로도] 디지털시계 회로도(maxplus2)
    MAX PLUS 2로 작성한 디지털 시계 회로도입니다.
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2004.01.07
    다운로드 장바구니
  • 자료 표지
    Digital System 실습 MaxPlus2 파일 실습교제 EXCEL Term Project Vending Machine 포함
    Vending Machine Counter Up & DownAdding Machine기타 한학기동안 한 Max Plus II 의 파일들입니다.CNU DEP OF COMPUTER SCIENCE
    Non-Ai HUMAN
    | 리포트 | 1,000원 | 등록일 2000.07.08
    다운로드 장바구니
  • 자료 표지
    (기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계
    을 위한 실험 방법 및 절차를 만든다.[동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내 ... SN7476, SN7490의 회로도를 구현한다.SN7400은 2-Input NAND gate로 두 입력의 값이 1인 경우에 출력이 1이 나오고 나머지 경우엔 0이 나온다.SN ... 를 0000→ 0001→ 0010→ … → 1001의 순으로 나타내는 소자이다. 2진수로 출력이 되므로 4개의 출력 단자가 있다.2. TTL chip을 이용한 회로도를 설계한다.16진
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16
    다운로드 장바구니
  • 자료 표지
    (기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]
    와 boole 함수를 작성한다.위 회로와 같은 4비트 전감가산기 회로를 MAXPLUS 프로그램을 이용하여 설계하고, 아래와 같은 진리표를 얻는다.A4A3A2A1B4B3B2B1 ... (SN7400, SN7404, SN7408, SN7432, SN7486)를 이용하여 구현한다.Ⅱ 설계이론반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산 ... 할 때 사용할 수 있도록 만든 회로로, 2개의 비트 A와 B를 더해 합 S와 자리올림 Cout를 출력하는 조합회로이고, 전가산기(full adder)란 2개의 비트 A, B와 밑자리
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16
    다운로드 장바구니
  • 자료 표지
    16진 동기 및 비동기 카운터 설계
    구분실험 제목조학번이름설계 316진 동기 및 비동기 카운터21. 실험 조건TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.2. 설계 과정비동기 및 동기 ... 식 카운터의 구조와 동작원리를 이해하여 16진 동기 및 비동기 카운터를 설계한다.1) SN7400 및 SN7476, SN7490의 회로도를 구현한다.2) TTL chip을 이용 ... 계수하는 것입니다.2) 16진 동기 카운터동기식 카운터는 비동기식 카운터와는 달리 공통의 클럭 신호에 맞춰 플립플롭들이 동시에 상태를 바꾸어가는 회로로, 전달지연이 대단히 작
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2020.10.10
    다운로드 장바구니
  • 자료 표지
    (디지털 회로실험)8421 Encoder의 논리회로 설계
    위 진리표를 바탕으로 부울함수를 구하면,A=1+3+5+7+9#B=2+3+6+7#C=4+5+6+7#D=8+9? 디지털 논리소자를 이용한 회로도를 설계한다.Maxplus ... 울함수에는 0을 입력으로 가지는 함수는 없었기 때문이다. 이는 1~9까지의 입력에 0을 주어 A~D에서 0000을 출력하게 하니 해결되었다. 이런 식으로 회로를 maxplus2 ... 하여 8421 Encoder를 구현한다Ⅱ 설계이론[BCD코드]BCD(Binary-coded decimal) 이진 코드화된 십진수로서, 십진수를 이진코드로 표기한 것이다. 2진 코드
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2020.08.18 | 수정일 2022.02.16
    다운로드 장바구니
  • 자료 표지
    맥스플러스(maxplus)를 이용하여 디지털 시계 제작
    카운터, 6진 카운터, 12진 카운터를 설계한다.○ 설계한 카운터를 심볼화 하여 최종적인 디지털 시계를 설계한다.○ MAXPLUS2의 회로 구현법과 시뮬레이터 사용을 이해한다.2.설계 ... 방법○ MAXPLUS2 사용법○ 리셋 단자가 있는 T-F/F을 설계, 심볼화○ 6, 10, 12진 카운터를 설계 후 심볼화○ 각 카운터의 심볼을 가지고 디지털 시계를 구현
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2011.06.20
    다운로드 장바구니
  • 자료 표지
    전자_디지털회로 곱셈기 설계과제
    bit signed number 곱셈기를 만들기 위해 truth table을 작성한 후 k-map 작성 sop 또는 pos 를 구한 후 maxplus2로 설계한 회로가 정상작동 하 ... (부호, seven-segment)34회로도45Maxplus 2 code design56~7Data Sheet68~9검토1. Truth TableinputoutputSEVEN ... 2012 Second Semester Term Project2-bit ? 2-bit Signed Number MultiplierProfessor :수행자 :◎ 목적2bit-2
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2018.01.29 | 수정일 2019.10.26
    다운로드 장바구니
  • 자료 표지
    전자회로실험II - 실험 9. DC 모터 속도 제어 및 측정 제 2주 예비보고서
    을 7세그먼트 구동 신호로 바꾸어주는 디코더 회로이다.3. 예비 과제 및 설계(1) Maxplus(혹은 PSpice)를 이용하여 그림 3.2.6의 비동기 계수기를 시뮬레이션 하 ... )를 이용하여 다음 그림 3.2.10의 회로를 시뮬레이션 하라.< 펄스 수 측정 및 표시 회로 시뮬레이션 회로도 >< Maxplus 시뮬레이션 결과 >- Maxplus를 이용 ... *예비보고서*실험 제목실험 9. DC 모터 속도 제어 및 측정조4조제 2주. 포토 인터럽트를 이용한 DC 모터 속도 측정1. 실험 목적(1) 포토인터럽트를 이용한 광학식 인코더
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    [디지털시계] ★디지털시계 설계★6진,10진,12진 카운터설계★회로구현 및 파형★
    고찰1. 설계 개요- reset단자가 있는 T플리플롭을 이용한 디지털 시계를 maxplus프로그램으로 설계를 한다2. 디지털시계 설계- 디지털 시계의 기본 개념은 0~9까지 세 ... 1. 설계 개요2. 디지털시계 설계3. T플리플롭 설계4. 6진 카운터 설계5. 10진, 12진 카운터 설계6. 카운터 회로구현 및 파형7. 디지털시계 회로구현 및 파형8. 설계 ... 6진, 10진, 12진 카운터를 이용하여 시계를 설계할 수 있다.3. T플리플롭 설계- maxplus에 있는 reset단자가 없는 T플리플롭이 아닌 reset단자가 있는 T플리플
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2011.12.18
    다운로드 장바구니
  • 자료 표지
    Maxplus II를 이용한 디지털 논리 회로 실험
    디지털논리회로 실험(Maxplus II)정보통신공학과Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. 프로젝트에 포함된 설계 파일 및 컴파일한 파일, 환경 ... 별로 관리하게 되어 있다.Q. A와 B는 2-bit 입력이고, Y는 2-bit 출력이다. 출력 carry는 고려하지 않는다.Y =위의 문제를 2-bit ripple carry ... ymbol을 이용하여 2-bit ripple carry adder를 설계한다. 만들어진 symbol 역시 copy & paste를 이용하여 여러 번 사용할 수 있다. 새롭게 설계되어진
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 2,000원 | 등록일 2010.11.03
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시계
    • VHDL을 이용하여 실생활에 많이 이용되는 디지털 시계를 구현하여 Clock의 활용을 익혀 VHDL 응용 능력을 기른다. • 입력장치 Switch와 출력장치 FND 7-Segment 제어를 익히고 특성을 이해한다. • FPGA를 통해 도트 매트..
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2011.12.22
    다운로드 장바구니
  • 자료 표지
    Max Plus 2 사용법
    Editor 실행(2)*부품 가져오기*부품 수정*입력과 출력 만들기*선 연결*부품 편집*파일 저장*프로젝트 이름*컴파일 순서*파일 컴파일(1)*파일 컴파일(2)*Waveform Editor ... 시작*입력파형 만들기*입력 출력 변수 선택*입력 신호 만들기(1)*입력 신호 만들기(2)*입력 파형 만들기(1)*입력 파형 만들기(2)*프로그램 실행*출력 파형(1)*출력 파형 ... (2)*출력 파형(3)*예제(1) – JK 플리플롭*예제(1) – JK 플리플롭*예제(1) – JK 플리플롭*예제(1) – JK 플리플롭*예제(2) – NAND 래치*예제(2
    Non-Ai HUMAN
    | 리포트 | 37페이지 | 2,500원 | 등록일 2007.09.16
    다운로드 장바구니
  • 자료 표지
    자기소개서-전산
    에 담아두고, 실천하고자 노력하는 저의 좌우명입니다. 저의 정직과 성실을 강조하시는 부모님 밑에서 1남 2녀 중 장녀로 자랐습니다. 아버지께서는 항상 작은 일에도 최선을 다하 ... 에서는 MAXPLUS와 OrCAD등을 능숙히 다룰 수 있으며 리눅스 및 유닉스 운영체제도 꾸준히 다루어왔습니다.대학에서는 춤추는 것이 좋아 댄스동아리에서 활동하였지만, 군대를 다녀온 후
    Non-Ai HUMAN
    | 자기소개서 | 1페이지 | 3,000원 | 등록일 2013.06.19
    다운로드 장바구니
  • 자료 표지
    Altera Maxplus를 이용한 디지털시계 구현
    을 이용한 디지털 시계 설계2. 설계 내용 - 플립플롭의 동작에 대한 이해 - Maxplus 프로그램 사용 방법 습득 - 리셋단자가 있는 T-플립플롭을 이용하여 6진, 10진 ... 디지털 논리회로 설계시간에Altera Maxplus를 이용하여 디지털 시계를 구현Maxplus 디지털시계 파일, 결과보고서 자료 포함1. 설계 목적 - MaxPlus 프로그램
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 3,000원 | 등록일 2010.10.03
    다운로드 장바구니
  • 자료 표지
    디지털시계 Term Project
    MAXPLUS2를 이용,회로를 구현하여 전송후 실험 KIT에 구현해 본 결과, 의도한대로 디지털 시계를 구현할 있었다. 처음 회로를 구상하였을 때, 시간조절장치를 누르는 형태의 SW0 ... 디지털논리회로실험 Term Project디지털 시계전자공학과금요일 5조- 목 차-1.개 요2.Block diagram3.회로 및 Simulation 결과4.제작 결과 및 검토사항 ... 를 위한 FPGA를 설계하는데 있어서 1)CLOCK을 통해 시간을 재는 Counter(74161 symbol 활용)부분과 2)이 Counter의 신호를 받아 7 segment 신호
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2013.01.02 | 수정일 2019.05.01
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험
    를 알아본다.·기본 게이트의 확장으로 NAND, NOR, XOR, XNOR 게이트를 알아본다.·MAX-PLUS2프로그램을 이용하여 게이트의 특성 및 타이밍도를 나타낸다.실 험 내 ... ABC001010100111느낀점이미 알고 있는 내용이었지만 MAXPLUS프로그램을 이용하여 파형을 만들어보면서 다시한번 되새길 수 있었고, 요번에 계획하고 있는 작품들에 연계해서
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2012.07.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    정보응용실험 - Library, Package, Procedure, Function Report
    td_logic_1164, std_logic_arith, maxplus2 와 같은library 안에 속해있는 packagelibrary ieee;use ieee.std_logic ... _1164.all;2. PackageLibrary 안에는 여러 개의 Package가 존재하며 data type(자료형), function(함수), procedure 등을 중복 ... 는 declaration 부분과 body 부분으로 나누어진다. Procedure body에 기술하는 문장은 순차 처리 문으로 되어 있으며, 순차 호출과 병행 호출의 2가지 호출 방법이 있다. 순차
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,500원 | 등록일 2013.06.08
    다운로드 장바구니
  • 자료 표지
    전가산기(회로, VHDL)
    adder)를 maxplus2 프로그램에서 VHDL을 이용하여 회로도를 나타내고, 시뮬레이션 결과를 보여라.■문제분석 및 풀이방법디지털 회로를 사용하여 2진수를 더하기 위해서 ... + XY따라서 전가산기는 2개의 반가산기와 1개의 OR게이트를 이용하여 완성할수 있다.▶전가산기(Full adder)의 회로도회로도는 maxplus2를 이용하여 그린다. 위의 회로도 ... 는 2개의 반가산기와 1개의 OR게이트를 이용하여 나타낸 것이다. S는 합을 나타낸것이며 C는 carry를 말한다.▶전가산기(Full adder)의 시뮬레이션 결과시뮬레이션을 할 때
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2008.06.06
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 01월 11일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:09 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기