"VHDL 프로그래밍"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4bitfulladder 포스코ICT 공기업 자소서 FPGA 게임 현대오토에버 ict 광학솔루션 synplify 전전설2 3 verilog 시계 전전설2 Lab03

EasyAI “VHDL 프로그래밍” 관련 자료

+서울시립대학교 전전설2 3주차 예비레..등록일 2020.07.22 | 총 4,778자 | 15페이지 | 2,000원
+Verilog HDL을 이용한 로직게..등록일 2021.06.20 | 총 1,490자 | 4페이지 | 1,000원

외 36건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL 프로그래밍" 검색결과 1-20 / 156건

판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog ... 하는 것이 어려울 수 있다. 그에 비해 VHDL은 high-level modeling을 지원하는 더 많은 구성을 가질 수 있다는 장점이 있으며, 프로그래밍 되는 장치의 실제 작동을 반영 ... 벤치 작성방법을 익힌다.나. Essential Backgrounds (Required theory) for this LabVerilog HDL과 VHDL의 장단점을 조사하시오

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... 도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. 다양한 HDL이 존재하지만, verilog hdl 과 VHDL이 FPGA과 함께 널리 쓰인다. HDL은 단어와 기호

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산 ... 기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단 ... 이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일 칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후

리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
논리회로설계 실험 기본게이트 설계

과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... (Field Programmable Gate Arrary)Field Programmable Gate Arrary의 약자로 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함 ... , 더 복잡한 디코더나 계산 기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍 할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (논리블록)에 간단

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그 ... 에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog에는 라이브러리 관리 기능이 없다. 이것은 Verilog는 컴파일 과정에서 별도의 파일에 필요 ... an용 프로그램을 작성하기 위한 용어이다. VHDL은 두 가지 중 더 오래된 버전이며, Ada와 Pascal을 기반으로 두 언어의 특성을 상속받았다. Velilog는 비교적 최신이

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
10장 VHDL 설명 및 문법 예비

디지털공학실험 ? 10장, VHDL 설명 및 문법 예비보고서1. 목적가. VHDL의 특징과 설계기법에 대하여 학습한다.나. VHDL 설계를 위한 기본적인 문법을 학습한다.2 ... . 이론가. VHDL의 역사VHDL은 상위의 동작 레벨부터 하위의 게이트 레벨까지 하드웨어 및 그 동작을 기술할 수 있도록 만들어진 하드웨어 기술 언어이다. 미 국방성에 의하여 개발 ... . VHDL의 장점1) 장점① 표준화된 라이브러리② 특정 기술 및 공정에 무관한 설계방법③ 폭 넓은 이용 범위④ Top-Down 방식의 설계⑤ 재사용이 가능⑥ 설계 기간 단축2) 단점

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 2주차

NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 결과결론 및 토의참고 문헌1. 실험 목적- Xilinx ISE 프로그램을 이용하여 논리회로 게이트를 프로그래밍 해본다.2 ... ) Schematic & HDL 설계 지원2) Xilinx ISE Design Entry(1) ISE- Text Editor : VHDL, Verilog- Memory Editor ... om/questions/23033297/error-in-vhdl-xilinx-failed-to-link-the-design" https://stackoverflow.com

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

Array )완전 주문형 설계 방식 설계 사양 회로도 기술 회로도 엔트리 레이아웃 설계 공정 제조 마스크 발생 시물레이션 시물레이션 LVS, DRS, ERC 를 이용한 검증 VHDL ... 이로 분류됨 . 표준셀 설계방식 : 표준셀을 활용하는 설계방식임 . 셀 라이브러리 - VHDL 데이터 - 논리 심볼 회로도 - 시뮬레이션을 위한 타이밍 정보 표준셀 예 - 고밀도 ... 를 구현하는데 사용됨 . 빠른 설계 프로토타입을 구성할 수 있는 기술임 . 각 로직셀은 CLB 라 불리며 , 프로그래밍을 하면 어떠한 논리함수도 구성할 수 있음 . 게이트 어레이와 유사

리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... 설계자에 의해 사용되는 두 주요한 HDL(Hardware Description Languages)중 하나이고 다른 하나는 VHDL(VHSIC Hardware Description ... Language)로써 이는 미 국방성의 VHSIC(Very-High-Speed Integrated Circuits)프로그램의 일부분으로 개발된 언어이다. VHDL은 1987년

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

file을 실행한다.8. Impact를 실행해 FPGA를 프로그래밍하고 동작 검증한다.1. Verilog HDL과 VHDL의 장단점을 조사하시오.VHDL은 Top-down(하향식 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... 다. 하지만 매뉴얼이 복잡하여 언어를 이해하는 데에 많은 시간과 노력이 필요한 문제가 있다. 이에 반해 verilog HDL은 보다 언어가 유연하고 간결한 장점이 있어 VHDL

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
ISM 대역 무선데이터 통신용 송수신 모듈 설계 (Design of the Transceiver Module for RF Data Communication in ISM Frequency Band)

하고, 153.6Kbps의 전송속도로 데이터를 전송할 수 있다. 모듈에서 데이터를 전송할 때, 데이터를 인식하고 제어하기 위한 프로세서는 알테라사의 CPLD 칩을 사용하여 VHDL ... 로 프로그래밍하여 구현한다. 향후, 모듈의 소형화와 높은 전송속도 등에 대한 연구를 계속하여 무선식별장치(RFID) 기술에 적용할 것이다. In this paper, we ... transmitting and receiving. The processor is implemented by programming with VHDL. We will make this

논문 | 7페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

이론Verilog HDL과 VHDL의 장단점(1) HDL (Hardware Description Language)먼저 Verilog HDL과 VHDL을 포함하는 HDL에 대해서 ... 을 명령하는 소프트웨어 언어인 C, C++, JAVA과 하는 역할이 다르다.(2) Verilog HDL과 VHDLVerilog HDL과 VHDL는 모두 HDL하드웨어 설명언어이다. 두 ... 개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
뷰웍스 회로설계 합격 자소서

반도체 설계)-영상처리 알고리즘을 HDL 언어로 구현필요지식영상처리에 대한 이해Verilog/VHDL RTL coding 설계툴 활용 능력RTL 합성 및 Timing 분석 능력프로그래밍 언어 활용 능력 (C/C++ 등)

자기소개서 | 2페이지 | 3,000원 | 등록일 2021.02.18

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

면 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 주문형 반도체 범주에 속한다.비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 HDL을 이용 하여 여러 번 ... 프로그래밍 언어와 달리 하드웨어의 주요한 특징인 시간과 동시성를 표현할 수 있는 notation들이 명시적으로 존재한다. HDL은 소프트웨어 프로그래밍 언어와 유사하지만, 약간 ... 고 있다. 이와는 달리, 소프트웨어 컴파일러는 마이크로프로세서에서 직접 실행되는 명령어를 생성한다. HDL과 소프트웨어 프로그래밍 언어의 차이는 두 언어의 특징을 결합

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

면 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 주문형 반도체 범주에 속한다.비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 HDL을 이용 하여 여러 번 ... 기도 한는 마이크로프로세서에서 직접 실행되는 명령어를 생성한다. HDL과 소프트웨어 프로그래밍 언어의 차이는 두 언어의 특징을 결합한 reconfigurable system이 시작 ... 됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

[지방대/최종합격] 실리콘웍스 아날로그회로설계 자기소개서

과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의를 통해 독학했으며, SoC 설계 및 프로그래밍 수업을 수강하며 C언어

자기소개서 | 3페이지 | 4,500원 | 등록일 2023.05.05

다운로드 장바구니
판매자 표지

NHN 신입사원 서류 합격 자기소개서

+연구동아리 활동을 하면서 AVR studio를 통해 C언어를 많이 다루면서 프로그래밍에 대한 관심이 많아 져습니다. 그래서 대중적인 언어인 C++을 배우고 싶어 소프트웨어 공학과 ... 된 기능을 완벽하게 익혔습니다.* 디지털 시스템 설계 A0VHDL을 이용하여 모니터, 키보드를 연동시켜 게임을 만드는 프로젝트를 진행하였습니다. 기존의 단순 모니터상에 그래픽을 출력 ... 팀내에서 소통하는 법을 배울 수 있었습니다.2. 사용해 본 프로그래밍 언어와 해당 언어를 사용하여 개발해 본 프로젝트 혹은 개발 산출물을 설명해 주세요. [프로젝트명(사용언어)

자기소개서 | 2페이지 | 3,000원 | 등록일 2022.06.30 | 수정일 2022.07.03

다운로드 장바구니
2023상반기 현대자동차 R&D 합격 자소서

) 디지털 시스템 설계 A+ : VHDL을 이용해 디지털 시계 entity와 내부 아키텍처 개발을 한 학기 간 수행했습니다. 플리플랍과 같은 내부구조에서 일어나는 타이밍 이슈에 대한 ... 를 높였으며, 설계도와 데이터시트를 바탕으로 회로를 설계하는 역량을 길렀습니다.4) AI프로그래밍 A0 : MATLAB의 기본 문법을 익히고 Python의 Tensorflow

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
판매자 표지

[지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서

의 회로를 설계했고, 관련 내용을 정리하여 블로그에 포스팅했습니다. 또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog ... 를 배우고자 인터넷 강의로 독학했습니다. 이후 SoC 설계 및 프로그래밍 수업을 수강하며 C언어와 Verilog로 Zynq 기반의 두더지 잡기 게임을 설계했습니다. 이러한 일련

자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05

다운로드 장바구니

이전10개12 3 4 5 6 7 8 다음10개

파워링크

신청하기