"VHDL로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA FPGA 게임 vhdl fpga 시계 FPGA 사칙연산 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL로 FPGA" 검색결과 1-20 / 295건

FBDtoVHDL: FPGA 개발을 위한 FBD에서 VHDL로의 자동 변환 (FBDtoVHDL: An Automatic Translation from FBD into VHDL for FPGA Development)

한국정보과학회 김재엽, 김의섭, 유준범, 이영준, 최종균

논문 | 10페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
VHDL를 이용한 FPGA설계

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.

리포트 | 16페이지 | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
VHDL를 이용한 FPGA설계 레포트코드해석본

수님Name0INDEX1. 개미의 하루 의 정의 및 설계 ····················· 32. 개미의 하루 의 동작원리 및 기능 ············· 53. VHDL ... 에서 바로 가장 낮은 배열로 초기화하여 사용할 수 있도록 전역 변수 역할을 하도록 설계하였습니다.3. VHDL 코드 및 핀 할당library IEEE;use IEEE.STD

리포트 | 25페이지 | 2,000원 | 등록일 2021.09.26

다운로드 장바구니
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

[1] Adder & Subtracter 설계학번 / 이름:1. PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder ... & subtracter를 설계해 본다. 이를 통해 Xilinx프로그램과 VHDL code에 대해 익히고 4 bit full adder & subtracter의 작동원리에 대해 ... +yM:1 -> s=x-y 가 된다.이를 적용해 4비트 가/감산기를 설계하면 다음 그림과 같다.설계한 4 bit 가/감산기를 Xilinx에 VHDL code로 만들고 다음 예제를 적용

리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

다운로드 장바구니
VHDL과 FPGA 실습 키트를 이용한 묵찌빠 게임 [디지털논리회로 실험 Term Project]

1. 서론 2016년 3월 알파고와 이세돌의 바둑 경기가 끝난 후 전 세계적으로 인공지능 붐이 일어나고 있다. 최근에는 4차 산업 혁명에서 핵심인 인공지능을 이용하여 스타크래프트 경기를 준비하고 있다고 들었 다. 세계적인 추세에 힘입어 우리는 묵지빠 게..

리포트 | 28페이지 | 4,000원 | 등록일 2020.04.24 | 수정일 2020.04.27

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계 ... 을 추가시키진 못하였고, 대신에 shifting function을 구현할 때 다양한 방법으로 수정 해 볼 수 있었다.이번 프로젝트를 통해 VHDL coding에 대해서도 깊은 이해를 할

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
FPGA VHDL up & down counter (업다운카운터)

기초 FPGA 실험 Report응용컴퓨터공학과32072198정성훈2013.06.07▶ 프로젝트 내용⇒ 0~15 사이의 숫자를 세면서 16진수와 2진수로 동시에 변환해주는 4Bit

리포트 | 3페이지 | 1,000원 | 등록일 2013.06.23

다운로드 장바구니
vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

1. PurposeXilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다.2. Problem ... you solve the problem.Xilinx Pace 메뉴를 사용하여 주어진 pin을 매칭시키고, Configure Device메뉴를 이용하여 FPGA킷에 프로그래밍 할 ... - FPGA킷과 연계* pin할당 캡쳐화면* 다른 부분은 집에서 해보니 cable check 오류메시지가 떠서 캡쳐 하지 못하였습니다.------------------------

리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
vhdl과 fpga kit을 이용한 디지털 계산기 설계

1. PurposeXilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다.2. Problem ... pin을 매칭시키고, Configure Device메뉴를 이용하여 FPGA킷에 프로그래밍 할 bit파일을 생성하게 된다. 강의안 및 교수님께서 올려주신 소스파일을 참고하여 설정 ... 을 한 후, 마지막 화면에서 Program Succeeded창이 뜨면 동작이 검증된 것이다.3. Sources & Results - FPGA킷과 연계* pin할당 캡쳐화면* 다른

리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

다운로드 장바구니
FPGA HBE-COMBO, VHDL를 이용한 CARGAME 최종보고서

디지털 시스템 VHDL을 이용한 CAR_GAME 설계1. 제작동기▶ FPGA를 이용한 HBE - COMBO 시리즈로 무엇을 할 수 있을까? 고민하다가 게임의주로 아이디어를 창안 ... 었습니다.2. 구현방법▶ FPGA 칩이 내장된 실습용 키트 HBE-COMBO 로 구현을 해야 하는데, 업로드와 동시에 index 가 LCD에 출력이 되며 바로 서킷이 출력이 됩니다 ... 부품(kit, Program)▶ FPGA용 HBE-COMBO 실습 kit (한백전자)▶ LCD▶ LED▶ 7-SEGMENT▶ Dot-Matrix (14 ×10 size)▶ 버튼 8개

리포트 | 111페이지 | 1,000원 | 등록일 2010.06.16 | 수정일 2017.07.03

다운로드 장바구니
16x2 문자형 LCD 를 FPGA상에서 4-비트 모드로 구동하기 위한 VHDL 코드

entity lcd16x2 isport(Clk : in std_logic; -- system clock(5MHz) Rst : in std_logic; -- asynchronous reset, active high Tick : in std_log..

리포트 | 9페이지 | 2,000원 | 등록일 2012.02.20

다운로드 장바구니
[전자]vhdl로만든 fpga보드 도트메트릭스

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity test5 isport( clk, rst : in std_logic;dot_out1: out std_logic_vector(4..

리포트 | 6페이지 | 2,000원 | 등록일 2006.04.27

다운로드 장바구니
[VHDL] FPGA (Xilinx & Altera)

FPGA들은 각각 다른 technology들을 사용함으로써 구조도 각각 다르게 되는데 상업적으로 가장 많이 쓰이는 FPGA들에는 Xilinx, Altera, Actel가 있 ... 다.■ Xilinx FPGA■Xilinx FPGA의 일반적인 구조는 그림 1과 같으며, Programmable Logic Block(CLB)들의 2차원적인 배열과 행 블록들 사이의 수평 ... 며 CLB들의 일반적인 구조는 그림 2와 같으나 각 패밀리들은 조금씩 다른 구조들을 가지고 있다.■ 그림 3에는 Xilinx FPGA의 주변 블록과 스위칭 매트릭스를 나타내고 있

리포트 | 5페이지 | 1,000원 | 등록일 2002.04.20

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

방식 - 표준셀 방식 - 게이트 어레이 - 셀 기반 집적 회로 PLD ( Programmable Logic Device ) FPGA( Field Programmable Gate ... Array )완전 주문형 설계 방식 설계 사양 회로도 기술 회로도 엔트리 레이아웃 설계 공정 제조 마스크 발생 시물레이션 시물레이션 LVS, DRS, ERC 를 이용한 검증 VHDL ... 이로 분류됨 . 표준셀 설계방식 : 표준셀을 활용하는 설계방식임 . 셀 라이브러리 - VHDL 데이터 - 논리 심볼 회로도 - 시뮬레이션을 위한 타이밍 정보 표준셀 예 - 고밀도

리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 CLOCK설계

1.목적(Purpose)이번 실습은 지금까지 배운 자일링스의 사용법을 바탕으로 실제 clock을 구현하는 실습이다. 여기에 더해, 자일링스로 코딩한 결과물을 FPGA를 통해 직접 ... egment를 이용하여 숫자를 나타내게 된다. VHDL에서 코딩과정은 시간의 각 자리숫자를 하나씩 연산하여 나타내게 되는데, 각 자리 숫자가 나타나는 시간 간격이 매우 짧아(50 ... 져있는 것으로 생각하여 clock을 구현하게 된다. 아래 그림은 실습시 이용한 FPGA이고, 상단에 7segment 6자리로 구성된 display가 있다.그림1. FPGA(Rov

리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

-display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item ... 1.목적(Purpose)이번실습은 FPGA의 LCD를 조작하는 실습이다. 이전 실습이었던, 7segment를 조작하는 방법과 같이 Process 여러개를 이용하여, 클럭값

리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

FPGA에 porting 한다.4. Simulation 되는 VHDL source code를 제출한다.5. 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학 ... 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고 ... 과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
판매자 표지

한양대 Verilog HDL 1

Chapter 1. 실험 목적Verilog HDL과 VHDL의 차이를 파악한다. 또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 설정하기, gate 연결 ... 불리고, VHDL(VHSIC Hardware Description Language)과는 다른 것을 유의해야 한다.VHDL은 디지털 회로 및 혼합 신호를 표현하는 하드웨어 기술 언어 ... 이다. FPGA나 집적 회로 등의 전자공학 회로를 설계하는 언어로, 회로도를 작성하는 대신 언어적인 형태로 전자 회로의 기능을 구성할 수 있다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

1.목적(Purpose)이번실습은, FPGA의 버튼들을 이용하여, 값을 입력하고, 덧셈과 뺄셈 연산을 하는 계산기를 만들어 보는 실습이다. 이전 실습에서 배웠던, LCD의 표시 ... 을 지정해야 하기 때문에, 조건문을 이용하여, 범위마다 나올 계산값을 설정한다.2. 배경이론(Background)1)LCD이전 실습에서와 같이 FPGA의 LCD를 이용한다. 코드 ... 으로 코드를 구성한다. 여기서는 각 모듈별 process의 역할에 대해서 간단히 설명하였다.3-1)data_gen의 process1. process(FPGA_RSTB, CLK)-LCD

리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

에 맞는 소자가 합성되도록 하는 개발도구가 존재한다. 예를 들어 FPGA를 판매하는 회사는 보통, 회로 입력(심볼 및 VHDL코드) 부터 시작해서 VHDL 코드의 합성, 모듈(소자 ... 디지털공학실험 ? 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나. Xilinx ISE Design ... Suite를 이용하여 VHDL 설계에 대해서 이해하고 사용법을 익힌다.다. Xilinx ISE Design Suite의 컴파일러와 시뮬레이터를 이용하여 VHDL로 설계한 회로

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기