"Test bench source"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

1x8 demux vivado hex 전전설3 1비트fullsubtractor 2:1 mux testbench

판매자 표지는 다운로드시 포함되지 않습니다.

"Test bench source" 검색결과 1-20 / 45건

비교기 Verilog source code & test bench code

Non-Ai HUMAN
| 리포트 | 1,500원 | 등록일 2015.05.17

다운로드 장바구니
7-Seg with Counter Verrilog source code & test bench

Non-Ai HUMAN
| 리포트 | 1,500원 | 등록일 2015.05.17

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

: ‘Verilog Test Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new s ... 실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for ... implementation: ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation

Non-Ai HUMAN
| 리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
판매자 표지

moore,mealy machine 예비레포트

-mealymelay는 오직 입력값만을 사용한다. 즉 출력 값은 입력값과 현재 상태 모두에 의존한다. 밀리 기계는 일반적으로 상태의 수를 줄이는 데 사용한다.3. design source, test bench, simulation result ... 1. 실험 제목 [Moore & Mealy machine]2. 관련 이론 및 회로F.S.M(finite state machine) 이란 컴퓨터 프로그램과 전자 논리 회로를 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트

에 사용한다. wire type에서 사용 가능하고 register type에서는 assign문을 사용할 수 없다.3. design source, test bench, simulation ... 은 simulation 이 시작할 때 한 번만 실행되는 block이다. 따라서 testbench를 만들 때 유용하다. 여러개의 initial block을 만들었다면 s ... 에서 simulation 이 시작하고 block 속 모든 명령이 실행된다. initial 문장은 정확한 동작 시간을 정할 수 없기 때문에 회로 합성에서는 적용되지 않는다.2

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

으로 연결되는 7세그먼트이다. Common Pin에 GND를 연결하고 각각의 Pin에 VCC를 연결하면 LED가 켜진다.4 design source, test bench, s ... Vivado를 이용한 BCD to 7segment decoder의 구현예비레포트1. 실험 제목1) Vivado를 이용한 BCD to 7segment decoder의 구현2. 실험 ... 주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

module source1. Design Source 2. Design Test Bench source 3. Run Simulation Result4. Set FPGA Pin3 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch ... , Q_bar) / NOR (Q_bar, S, Q)로 지정하고 각 논리에 따라 정상적으로 작동하는지 시뮬레이션을 통해 확인하였다.T Flip-Flop의 경우 T=0일 경우 Q

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서

하였고 이를 Error 메시지를 통해 확인하고 앞서 작성한 source 코드와 test bench 코드를 비교하며 수정하고 시뮬레이션을 통해 FPGA에 programing에 앞서 ... 해 코딩하고 이를 FPGA에 programing 하여 정상적으로 작동하는지 확인하는 과정으로 실험을 진행하였다. set과 reset를 하나의 스위치에 구성하고 CLK을 수동으로 하나

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

)Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench ... 하는 상황에서는, 2’s complement(2의 보수)방법을 이용하여 2진수의 부호를 조정해주는 방법을 통해 뻴셈을 구현하는 알고리즘에 관해서도 알아본다.2. 배경이론 ... 고 그외에는 0으로 구성된다. 위 table에서 Sum이 1이 되는 4가지 경우를 논리식으로 나타내어 정리하면S = x’y’ci + x’yci’ + xy’ci’+xyci = x’(y

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
판매자 표지

multiplexer(멀티플렉서) VHDL 실습보고서

)Test bench source그림 8. 8-1multiplexer TestBench 코드8-1multiplexer을 기반으로한 Testbench 앞부분(선언부) 입니다. 입니다 ... 기 위한 튜너가 multiplexer의 selection에 해당하고, 여러 개의 신호중에 하나를 선택할 수 있게 된다. 그 외에도 여러 전자기기에서 source를 선택하여 원하는 것 ... 다. 8개의 입력값과 3비트의 selection 값을 이용하여 값을 선택하고 1개의 출력값을 만들어내며, 구현하는 방법으로는 2-1 Multiplexer 7개를 가지고 8-1을 구현

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

] AND Gate 설계Create a New ProjectHDL로 설계해주기 때문에, Top-level source type을 HDL로 설정한다.Create New ... 을 클릭한다.Behavioral SimulationBehavioral Simulation을 위한 Test Bench 코드를 작성하기 위해, Verilog HDL Module을 마우스 ... 오른쪽 클릭, New -> Add Source File을 클릭한다.Verilog Test Fixture File을 생성해준다.기본적인 Test Bench Source Code

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

구문이다.본 source code는 크게 calib_flag가 1인지 0인지, 두 가지 경우로 나누어져 있다.calib_flag가 1인 경우, bus switch 1이 on 되 ... mode로 진입하기 위한 것으로, bus switch 1을 할당했다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있 ... 다. Simulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench CodeSimulation of Digital Watch

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

그림 SEQ 그림 \* ARABIC 23 1-bit Full Adder 포트이름 및 핀번호 입력 코드New source 에서 Verilog Test Fixture 선택올바른 ... 그림 \* ARABIC 25 1-bit Full Adder Test Bench 코드_2그림 SEQ 그림 \* ARABIC 26 1-bit Full Adder simulation ... Design 을 CompileNew source 에서 implementation Constraints File 선택올바른 포트이름과 핀번호 입력 후(그림23) 다시 Compile

Non-Ai HUMAN
| 리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
균수 측정법의 이해 및 생균수 측정

, 100 , 멸균된 pipette tip, 멸균된 petri dish, 멸균된 test tube, 멸균된 spreader, 알코올 분무기, 알코올램프- 시 약 : Agar ... at: Hyperlink "http://www.google.co.kr/url?sa=t&rct=j&q=&esrc=s&source=web&cd=2&ved=0ahUKEwj12_XM0 ... 에 규정되어 있는 표준한천배지를 사용한 표준 한천 평판 균수 측정법(standard agar plate count)을 사용하여 생균수를 측정한다. 이때 측정되는 미생물은 viable

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.28

다운로드 장바구니
자판기설계원리 모듈별 코드분석.

, reset, clk - output:[11:0] in_coin Coin 선택 moduleCoin 선택 module(source)Coin 선택 module (Test bench ... omplement 2’s complemnet (source)2’s complemnet (source 및 test)출 력 부[3:0] hex_mux [7] [3:0] hex_mux [6 ... hex_mux [5]- 십단위수 표시 기표시기 (source)표시기 (test)[11:0] adder_go reset iKEY [2] [3:0] hex_mux [3] [3:0

Non-Ai HUMAN
| 리포트 | 37페이지 | 1,500원 | 등록일 2015.11.26

다운로드 장바구니
VHDL DFF소스,시뮬레이션,설명

가 발생 , 값 ‘1’ = postive edge = 출력값은 입력값이 출력DFF_tb (test bench) Source 앞에서 만든 DFF 소스를 끌어들인다 . 테스트 ... 할 entity 입력 d, rst , clk 출력 q 에 테스트시 값을 주기위한 신호선DFF_tb (test bench) Source 테스트 값 입력 입력값 d, rst , clk ... DFF with Asynchronous RESET VHDLcontentsDFF source - d, rst , clk 은 1bit 입력 - q 는 1bit 출력 DFF 은 rst

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

구현하지 않고 HDL을 이용하기 때문에 파일 역시 text file로 생성한다.3. test bench 생성다음과 같이 test fixture를 이용하여 test bench를 구현 ... &ng 만 존재하고 full_adder에 관한 coding은 보이지 않는다. 단, 검은 박스에서 볼 수 있듯이 자체적으로 add source를 통해 파일을 넣어놓았다. 만약 검 ... 은 박스에서처럼 자체적으로 add source를 하지 않는다면 시뮬레이션이나 FPGA에 입력했을 때 작동되지 않는다.왼쪽의 사진은 ripple_carry .v 파일 module

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
논리회로실험-2014-Multiplex

은 [ 표 2 ]와 같이 설계하였다.3. Sources & Results1) VHDL source---------------ㅡcomponent-------------library ... ) := (others => '0');--Outputssignal o : std_logic;BEGIN-- Instantiate the Unit Under Test (UUT)uut: mux8 PORT ... ) 2개와 선택입력 s, 출력값 o를 가진다. 출력값은 선택입력 s에 따라서 다음 표와 같이 출력된다.[ 표 1 ] 2x1 mux선택출력so0i(0)1i(1)출력 o의 논리식은 다음

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

= 0, Input B = 0, C_in = 0Timing Simulation의 결과는 위의 사진과 같으며, 같은 test bench source code를 사용 ... Primitive Modeling의 results는 동일하며, 다음과 같다.Input A = 0, Input B = 0, C_in = 0아무 bus switch도 올리지 않은 경우, sum ... , sum에 해당하는 LED 1만 불이 들어옴을 확인할 수 있다.Input A = 0, Input B = 1, C_in = 0Input B에 해당하는 bus switch 2만 올릴

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

Adder를 이용한 4bit Full subtractor그림 5 4bit Full Adder and Subtractor각각 두 개의 설계가 끝이 나면 test bench를 작성 ... 하여 가능한 모든 경우의 수를 입력 값으로 지정하여 simulate하여, 정상작동여부를 검사한다.3. Sources & Results1) VHDL source.1.Lab ... omponent의 사용 방법을 학습한다.3) ISE Design Suite를 이용하여 설계한 회로를 simulate하여 정상 작동여부를 확인한다.2. Background1) Lab

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니

이전10개12 3 다음10개

파워링크

신청하기