"Serial adder"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

pld 장단점 johnson counter 결과 10진 ALU brent kung verilog 8421 2421 converter

판매자 표지는 다운로드시 포함되지 않습니다.

"Serial adder" 검색결과 1-20 / 26건

[논리회로] State machine을 이용한 Serial adder 설계

설계과제명State machine을 이용한 Serial adder 설계주요기술용어(5~7개 단어)Shift Register, Full Adder, Decoder ... 한 Serial Adder를 설계한다.2. 수행 내용 및 방법 모두 다 문제를 이해하고 State Table을 작성하여 State Diagram으로 표현해보고 여기서 Input ... 의 Serial Adder를 구현한다. 기본적인 Shift Register와 Full Adder를 최소한의 Gate로 구성한다. 오류 및 입력에 따른 값이 정확히 나오는지 확인

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2009.07.18

다운로드 장바구니
[디지털시스템][회로설계] Serial adder 회로설계 및 검증

■ 과제 목표Serial Adder 기능을 갖는 회로를 설계하고 이를 검증.■ Serial Adder의 기본 기능■ module 명 및 입출력 변수1. module ... : SERIAL_ADDER2. input : IN_1[1-bit], IN_2[1-bit], CLK[1-bit], RESET[1-bit]3. output : VALUE[1-bit]4. 레지스터

Non-Ai HUMAN
| 리포트 | 9페이지 | 13,000원 | 등록일 2010.01.13

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

링 방지 회로가 내장되어 있지 않으므로 버튼 스위치의 용도로 사용할 경우 정상적인 입력이 되지 않을 수 있다.- USB to Serial 포트: 시리얼 통신을 하기 위한 포트 ... - 출력장치로 LED1을 사용할 때에는 191번 pin에 연결하여야 한다. (Combo-II SE 활용설명서 478p)(5) Half-adder / Full-adder의 구조에 대해 ... 조사하시오.a. Half-adder Half-adder 회로도- 반가산기(Half-adder)는 이진수의 한자리수를 연산하고, 자리올림수 출력(carry out)에 따라 출력

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서8

으로 이동하게 되는 것을 확인 가능하였고 Serial Input 단자가 접지에 연결되어 있으므로 순환하지 않고 마지막 LED 하나가 켜지고 끝나게 된다.실험3? 예상 결과? 입력에 따라 ... LED를 on할 수 있고, 클록을 줄 때마다 LED가 한 칸씩 Shifting하는 것을 확인할 수 있다. 또한 맨 오른쪽 LED가 켜져 있을 때 (Serial이 H일 때) 클록신호 ... 고스터는 데이터의 이동에 이용되며, 형태에 따라 직렬전송, 병렬전송 등에 쓰인다.이런 ALU는 크게 내부장치 부분과 레지스터 부분으로 나뉜다.1. 내부장치1) 가산기(Adder

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
컴활 1급 필기 핵심정리 (빈칸문제O) -벼락치기 가능

- 명령 해독기, 번지 해독기- 부호기(E ) : 전송된 명령어를 필요한 신호로 변환- 명령 레지스터, 번지 레지스터, 기억 레지스터★ 연산 장치- 가산기(Adder) / 보수기(C ... 등Universal Serial Bus) 포트- 최대 개의 기기 연결 가능, 장치, ‘핫 플러그 인’과 ‘플러그 앤 플레이’ 지원,1.0은 ( )Mbps, 1.1은 ( )Mbps

Non-Ai HUMAN
| 시험자료 | 9페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 8주차

) parallel-in, parallel-out그림 SEQ 그림 \* ARABIC 1. Serial-in, serial-out 그림 SEQ 그림 \* ARABIC 2. serial-in ... register를 다음과 같은 동작 모드로 동작할 수 있는지를 확인하였다.Serial-in serial-outSerial-in parallel-outParallel-in serial ... 로 들어가는데 SR4RLED의 LEFT가 SRLF와 연결되어 있는 것을 볼 수 있다. 그림 22에 의하면 이는 항상 0이므로 shift right를 하게 된다. 그리고 Adder

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
[컴퓨터의이해] 1) 컴퓨터의 입력장치, 출력장치, 중앙처리장치, 기억장치 설명 2) 2종류 이상의 2차원 바코드에 대해 설명하고, 2차원바코드의 사용 사례, QR코드

하여 감지하는 볼마우스, 빛의 반사를 감지하는 광 마우스, 볼과 광학식의 장점을 혼합한 광기계식 마우스 등이 있다.- 접속 방식 : 직렬(Serial) 마우스, PS/2 마우스, USB ... 이 담당한다.- 연산장치가 수행하는 연산에는 산술연산과 논리연산이 있다.- 연산장치의 구성에는 가산기(Adder), 누산기(Accumulator), 보수기, 상태 레지스터(Status

Non-Ai HUMAN
| 방송통신대 | 15페이지 | 5,000원 | 등록일 2018.03.30

다운로드 장바구니
판매자 표지

무선설비기사 필기 요점정리

(병렬가산기)- 1개의 반가산기와 n-1개의 전가산기가 필요Serial adder(직렬가산기)- 1개의 전가산기와 1개의 자리올림수저장기가 필요★ RC 결합증폭기의 주파수 특성고주파 ... = Pc*(m²/2) m=변조도★ AM전력피변조파 전력 = 반송파+상측파+하측파Pm = Pc*{1+(m²/2)}★ Foster seeley - FM복조Parallel adder ... Serial.042★ 단상 반파 정류 회로에서의 역내 전압Vm = √2 Vrms★ 정류회로변압기-정류부-평활회로-정전압회로-부하★ 평활회로 - 적분회로 (LPF)슈퍼헤테로다인 수신기

Non-Ai HUMAN
| 시험자료 | 8페이지 | 1,500원 | 등록일 2016.10.10

다운로드 장바구니
실험3예비[1].가산기와감산기

를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.그림 SEQ 그림 \* ARABIC 3. 2-bit Serial Adder 출력파형Serial의 경우 신호 ... 되어 다음 연산에서 사용한다.그림 SEQ 그림 \* ARABIC 7. Serial Adder Block Diagram회로로 직접 제작하게 되면 아래와 같은 회로를 얻게 된다. 4bit ... . 이 론가산기이진수의 덧셈을 하는 논리 회로현대의 가산기(adder)는 주로 ALU(arithmetic logic unit)의 구성요소로 컴퓨터 내에 장착되어 사용가산기의 종류반

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험3결과[1].가산기와감산기

SEQ 그림 \* ARABIC 3. 출력 파형 (A1A0-'01', B1B0-'10')- Serial adder 회로를 만들기 위해서는 이전 bit의 계산 결과를 저장할 수 있 ... 할 수 있기 때문에 Serial Full adder로 동작하는데는 문제가 없어보였다.- Simulation에서 알 수 있다 싶이 하나의 연산을 마무리 하기 위해서는 많은 클럭 ... 은 출력을 갖게 된다. 그 이유는 덧셈의 교환법칙이 성립되는 것 때문이고, 그 부분은 진리표에서 생략하였다.- Serial adder와 달리 Parallel adder에서는 연산

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
FPGA의 구조와 동작에 대한 리포트

- Adder/Multiplier연산을 위한 Adder/Multiplier 등도 별도로 들어 있다. 역시 LUT로도 구현이 가능하지만 전용 block을 가지고 있는 편이 timing/die ... area/power 등의 면에서 유리하기 때문이다. Adder/Multiplier를 이용할 경우, 기존에 DSP(Digital Signal Processor)가 많이 이용되는 영역 ... . 해당 PLL이 어떻게 동작해야 하는지도 programmable 하다.- High Speed Serial I/OGbps(Giga-bit/sec)급을 지원하는 Serial I/O

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.07.02

다운로드 장바구니
arithmetic circuit design(결과)

adder.? DSA : Dynamic Serial Adder→ It is too small compare to RCA? CLTA : Carry Look-ahead Tree ... 실험 결과 보고서1. Experiment Result(1) 4-bit Adder / Subtracter① Add / Sub- Result tableINPUTOUTPUTABSELS ... AnalysisWhen the SEL signal is high, the adder / subtracter performs the addition. And the SEL is low, it

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
ADDER COMPARATOR

.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적8비트 가산기와 비교기를 4비트 adder, comparator를 사용 ... 하여 디자인 해본다. 가산기 즉 adder는 carry를 처리할 수 있도록 full adder로 디자인 한다. 또한 4비트 가산기와 비교기를 2비트 가산기와 비교기를 사용하여 구현 ... 용 확장 connectorMode설정 DIP SwitchSlave Serial Mode직접 PC에서 JTAG cable을 이용하여 Download하는 방식Master Serial

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

) 와 직렬 가산기 (Serial Adder) 감산기 (Subtractor) 반감산기 (Half Subtractor) 전감산기 (Full Subtractor) 부호 변환기 (Code ... 로 나타내는 논리 회로 . S= A ⊕ B ⊕ Ci C0=AB+ACin+BCin가 -3) 병렬 가산기 (Parallel Adder) 와 직렬 가산기 (Serial Adder ... 논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

다운로드 장바구니
의료전산일반

다. 곱셈과 나눗셈도 각각 덧셈과 뺄셈으로 바꾸어서 수행할 수 있기 때문에 병렬 가산기(Adder, 덧셈기)만 있으면 4칙 연산을 할 수 있다. 논리 장치는 AND, OR, NOT ... 가 메모리 주소 공간의 일부인 경우로 메모리의 데이터에 대한 명령어와 같은 명령어를 포트에 대해서도 실행 가능하다.입출력장치입출력 장치 지정 방식데이터 전송 직렬 전송 Serial Tra}

Non-Ai HUMAN
| 리포트 | 61페이지 | 2,000원 | 등록일 2014.06.04

다운로드 장바구니
[논리회로실험]실험3예비보고서 가산기,감산기

-bit parallel adder를 각각 구성하시오.·Serial method직렬 방식은 가수와 피가수의 비트 쌍들이 직렬로 각각 한비트씩 전가산기에 전달되는 방식이다. 전가산기 ... 에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

shift register(2) 74HC1648-Bit Serial-in/Parallel-out Shift Register3) 실험방법4의 7486과 7400을 이용한 반감산기 ... erial adder와 2-bit parallel adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.4) 7486, 7400을 이용하여 반감산기를 구성하라.5 ... 의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리실험 (반가산기 및 전가산기).

진수 A와 B를 가산하는 방법은 두 가지이며, 하나는 직렬 가산(Serial Adder)이고 또 다른 하나는 병렬 가산(Parallel Adder)이다.직렬 가산 방식은 오직 하나 ... 나 컴퓨터 등 모든 디지털 시스템에서 가장 중요한 정보처리 과정이며, 종류로는 반가산기(Half Adder)와 전가산기(Full Adder), 전가산기와 반가산기를 이용하여 nbit ... 의 덧셈을 행하는 병렬 가산기(Parallel Adder), 올림수 예측 가산기, 4 bit를 이용하여 10진수 0~9까지 만을 표현할 수 있는 BCD 가산기(8421), 3초과

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
컴퓨터 - 메인보드 계통도

Express x1 -PCI-EX는 채널당 1.1(1.0) 250MB/s 2.0은 500MB/s의 전송속도AUDIOLANSIO (Super Input Output) Serial ... 를 발생 시킴제어회로ADDER(가산기) 데이터 레지스터와 누산기의 값을 더하여 결과를 누산기로 보냄상태레지스터 연산실행결과의 양수, 음수, 자리올림,overflow 인터럽트 금지

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.10.07

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

※과 논리 회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.-Serial：가수 ... / 200420031성 명: 김승욱 / 김용정실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)1. 실 험 목 적디지털 시스템의 기본 요소인 가산기(adder)와 감산기(s ... ubtractor)를 Logic gates를 이용하여 구성해 보고기본 구조 및 동작 원리를 이해한다.2. 이 론◆ 가산기 (ADDER)디지털 컴퓨터의 다양한 정보처리 작업은 간단

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니

이전10개12 다음10개

파워링크

신청하기