"FPGA Verilog code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 7segment verilog FPGA adder 회로설계 면접 verilog HDL 4 bit Adder 디지털시스템실험

AI 글쓰기

'FPGA Verilog code' 초안, 3분이면 완성

AI가 맞춤 레포트 초안을 작성해 드립니다.

지금 시작하기 →

판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA Verilog code" 검색결과 1-20 / 183건

verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)

"verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)"에 대한 내용입니다.

리포트 | 9페이지 | 2,000원 | 등록일 2023.10.12 | 수정일 2025.06.23

장바구니 다운로드
FPGA보드, verilog를 이용한 piezo 피아노 코드

안녕하세요. 논리설계실습 과목에서 배우는 간단한 베릴로그 코드입니다.어려운 코드를 쓴게 아닌 학부생이라면 충분히 할만한 수준으로 하였습니다.학기중 진행하는 실습에 도움이 될 수 ... 있습니다. 안 될 수도 있습니다.instruction 파일에 간단한 설명을 적어놓았으니 확인하세요.키패드 입력시 piezo에서 음이 나오고 옥타브를 조절할 수 있으며, FPGA보드

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2020.12.22 | 수정일 2021.12.13

장바구니 다운로드
FPGA를 이용한 DC-DC 부스트 컨버터 PID 제어 설계 및 실험(verilog 코드 포함)

- FPGA를 이용하여 전력전자 공학에서 배우는 DC - DC 부스트 컨버터 설계 및 PID 제어 실험- 전체적인 회로도 및 QUARTUS II 를 이용한 PID 제어 사용법 ... 포함(PDF 및 동영상)FPGA.zip 자료 내용- FPGA.zip

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2014.11.30 | 수정일 2020.03.15

장바구니 다운로드
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

1. 실험 제목BCD code, 세븐 세그먼트에 대한 이론 및 회로2. 실험 장비 및 부품Digilent Nexys4 FPGA BoardVivado Design Suite ... 2014.43. 관련 이론(1) BCD codeBCD는 Binary Coded Decimal의 약자로서 이진코드의 십진화를 의미한다. 일반적으로 BCD 코드란 8421코드를 의미하며 각 ... 비트의 자리값은 MSB에서부터 8,4,2,1로 되기 때문에 가중코드라고 한다. BCD코드에서는 10진수의 한자리 수인 0~9까지만을 숫자로 표현하고 그 이상의 숫자에서 대해서

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

장바구니 다운로드
판매자 표지

ring counter, jhonson counter 결과레포트

1. 실험 제목 [Verilog Basic, FPGA]2. 실험 결과-ringcounter code, testbench, simulation그림 2 ringcounter 0001 ... jhonson 1100그림 13 jhonson 1000그림 14 jhonson 00003. 고찰이번 실험은 nexy4 board과 verilog code를 사용하여 ring c ... 그림 3 ringcounter 0010그림 4 ringcounter 0100그림 5 ringcounter 1000-jhonsoncounter code, testbench, s

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2022.08.22

장바구니 다운로드
디지털 공학 실험 XILINX 결과레포트 7-segment

egment 코드를 작성하고 FPGA board를 통해 검증을 하는 실험이었다. bcd to 7-segment 란 binary decimal code를 통하여 display 에 0~9 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(7-segment)]2. 실험 결과3. 고찰이번실험은 verilog를 사용하여 7-s ... 되지 않았지만 FPGA에서 각 숫자를 구현할 때 계속 의도와 맞지 않는 화면이 나와서 코드를 수정하여서 원하는 결과를 얻어낼 수 있었다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

장바구니 다운로드
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

adder3. 고찰이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다. 저번 실험이 논리 게이트 였다면, 이번 실험 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... 이 의도와 맞지 않게 나오기도 하였고, implementation 이 안되어서 오류창을 확인하였더니 nexys code 의 핀 번호도 매우 중요함을 알 수 있었고 또한 그게 바로 hard ware 의 결과와 직결된다는 사실을 알았다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

장바구니 다운로드
판매자 표지

[A+]광운대_기전실2_6주차_Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

는다는 것을 알 수 있다.5. Vivado Simulation Result(1) SR-Latch[그림4-1] SR-Latch module code[그림4-2] SR-Latch ... testbench code[그림4-3] SR-Latch simulation waveform(2) D-Flipflop[그림4-4] D-Flipflop module code[그림4-5 ... ] D-Flipflop testbench code[그림4-6] D-Flipflop simulation waveform(3) T-Flipflop[그림4-7] T-Flipflop

리포트 | 10페이지 | 2,000원 | 등록일 2026.01.04

장바구니 다운로드
판매자 표지

24장 결과보고서_FPGA를 활용한 스위치 인터페이스

수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명2. a) 완성된 Verilog HDL 코드2_a 코드스위치ON/OFF논리값LEDON/OFF논리값S ... 된 Verilog HDL 코드8bit로 만들어서 코드 수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명3. a) ModelSim Simulation 파형 ... 된 Verilog HDL 코드 (수정된 부분 주석 설명)3_b 코드24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명4. a) 동작 상태 기술 (주석으로 설명)4

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

장바구니 다운로드
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

는다. 따라서 그 사이에 통역을 위한 코드가 필요한데, 이를 바로 이진화 십진코드(BCD, Binary-coded decimal)라고 부른다. 이진수 네 자리를 묶어 십진수 한 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic ... 통신기술용어해설[2] WIKIPEDIA, “Binary-coded decimal”[3] WIKIPEDIA, “Seven-segment display”

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

장바구니 다운로드
Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트

Verilog Basic, FPGA시프트 레지스터 카운터결과레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2. 실험 결과1) Ring c ... ounter- verilog 코드- testbench 코드- simulation 결과2) Johnson counter- verilog 코드- testbench 코드- s ... imulation 결과3. FPGA보드 사진1) Ring counter2) Johnson counter4. 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Ring counter

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.11.06

장바구니 다운로드
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... 때 작동하도록 했기 때문에 FPGA 보드를 이용해 reset 동작을 할 때에도 reset 입력을 먼저 HIGH로 놓은 후 clk를 작동시켜 출력을 초기화했다. 모듈 코드에서 if

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

장바구니 다운로드
Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

machine- verilog 코드- testbench 코드- simulation 결과2) Mealy machine- verilog 코드- testbench 코드- simulation 결과3 ... . FPGA보드 사진1) Moore machine2) Mealy machine4. 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

장바구니 다운로드
판매자 표지

시프트 레지스터 카운터_예비레포트

) Field FPGA board의 용도 및 기능을 파악하고 설계한 digital IC를 검증하는 방법을 익힌다.3) 시프트 레지스터의 기본 원리를 이해하고 FPGA에 구현3. 관련 이론1 ... ) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

장바구니 다운로드
서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 파일

서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 전체 파일입니다.Digcom V3.2 FPGA 사용하며, 코드에 적힌 대로 핀 할당하시면 바로 실행 가능합니다.

리포트 | 50,000원 | 등록일 2023.10.17 | 수정일 2024.01.21

장바구니 다운로드
판매자 표지

24장 예비보고서_FPGA를 활용한 스위치 인터페이스

를 쭉 유지하게 된다.2. 아래 그림의 엣지 검출 타이밍도를 verilog로 작성할때 아래의 파란 부분의 코드를 완성하시오.module test (input MCLK,input ... 24장 FPGA를 활용한 스위치 인터페이스 예비 보고서실 험 일학 과학 번성 명1. 스위치 채터링의 발생 원인과 디지털 방지 방법을 설명하시오스위치를 사람이 누르거나 때는 과정

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07 | 수정일 2025.06.09

장바구니 다운로드
판매자 표지

[A+]광운대_기전실2_4주차_시프트 레지스터 카운터_예비레포트

1. 실험 제목시프트 레지스터 카운터2. 실험 목적1) Hardware Description Language(HDL)을 이해하고 그 사용법을 익힌다.2) Field FPGA ... board의 용도 및 기능을 파악하고 설계한 digital IC를 검증하는 방법을 익힌다.3) 시프트 레지스터의 기본 원리를 이해하고 FPGA에 구현한다.3. 관련 이론1 ... ) Verilog HDLHDL은 디지털 회로를 설계하고 모델링 할 때 사용되는 하드웨어 기술 언어이다[1]. HDL의 경우 국제적으로 표준화된 언어로 채택되었다. 그렇기 때문에, 특정 반도체

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2026.01.04

장바구니 다운로드
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

을 예측하는 모델을 제공한다. 두 번째는 FPGA같은 PLD를 프로그램하기 위해 사용한다. HDL로 작성된 코드는 로직 컴파일러를 이용하여 컴파일한 후 해당 기기에 올려진다. 대개 ... Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1 ... ) Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다2) Field Programmable Gate Array(FPGA) board의 용도 및

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

장바구니 다운로드
디지털공학 xilinx 결과레포트 NAND2, NOR2, XOR2

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 결과-NAND-XOR-NOR3. 고찰이번 실험은 HDL을 이용하여 코드를 작성 ... 하고 NEXYS-4-BOARD를 연결하여 의도한 논리 게이트와 실제 결과 값이 일치하는지 확인하는 실험이었다. 일단 집에서 vivado 프로그램을 설치하고 코드를 작성하여 시뮬레이션 ... 을 하는 과정에서 코드를 잘못 입력하여 시뮬레이션 값이 정확하게 나오지 않아서 정확하게 코드를 입력하는 것의 중요성을 깨닳았다. 그 이후 실제 실험에서 board와 컴퓨터를 연결

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

장바구니 다운로드
판매자 표지

서울과기대 전전실 스톱워치 설계 A+ 결과보고서 / FPGA 스톱워치 설계

의 LED가 FPGA 실습 KIT에서 동작한다.- 0.5초마다 켜지고 꺼지는 동작을 수행해야 하므로 분주기 코드(MCLK -> 2Hz로 분주)를 포함한다.- state[3:0]의 값 ... 일학 과학 번성 명3. a) b) 전체 Verilog HDL 코드 모의실험 결과 파형 및 분석verilog CodeTestbench Code[분석]- 전체 Top 모듈 ... 받아 100Hz로 분주하여 출력한다.- Timer 모듈에서 시,분,초를 결정하는 데 이용한다.- 입력 신호: Mclk (FPGA의 마스터 클럭(1MHz))- 출력 신호: clk

Non-Ai HUMAN
| 리포트 | 19페이지 | 4,000원 | 등록일 2026.03.12

장바구니 다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기