"3D-IC test"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

수체계 실험 광운대학교 d플립 디지털공학실험 vivado 유월드 FPGA 광운대 전기 발진회로

판매자 표지는 다운로드시 포함되지 않습니다.

"3D-IC test" 검색결과 1-20 / 489건

3D-SIC를 위한 SA 기반 테스트 스케줄링 기법 (An SA-based Test Scheduling Method for 3D Stacked IC)

한국정보기술학회 안진호

논문 | 8페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
발열을 고려한 3차원 IC 테스트 스케줄링 (Thermal-aware Test Scheduling for 3-Dimensional IC)

한국정보기술학회 김호룡, 안진호

논문 | 7페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
온칩 테스트 로직을 이용한 TSV 결함 검출 방법 (TSV Defect Detection Method Using On-Chip Testing Logics)

대한전기학회 안진호

논문 | 6페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
Cu-Cu 열압착 웨이퍼 접합부의 계면접합강도에 미치는 N2+H2 분위기 열처리의 영향 (Effect of N2+H2 Forming Gas Annealing on the Interfacial Bonding Strength of Cu-Cu thermo-compression Bonded Interfaces)

한국마이크로전자및패키징학회 장은정, 현승민, 이학주, 김재원, Bioh Kim, Thorsten Matthias, 박영배

논문 | 7페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
판매자 표지

반도체 산업의 기술 혁신과 글로벌 경쟁력 분석

가반도체 칩을 외부 환경으로부터 보호하고, 전기적 연결을 제공하는 역할을 한다. 최근에는 첨단 패키징 기술이 발전하면서 2.5D, 3D-IC, 이기종 통합, 팬아웃 웨이퍼 레벨 패 ... , 수직 통로, 터널로 연결하는 것과 같다. 이를 통해 제한된 공간에서 더 많은 기능을 구현하고 효율성을 극대화할 수 있다.첨단 패키징 기술의 주요 유형에는 2.5D, 3D-IC ... 하는 기술이다. 이 기술은 고대역폭 메모리(HBM)와 GPU를 연결하는 데 주로 사용되며, 엔비디아의 GPU 제품에 널리 활용되고 있다.3D-IC 패키징은 여러 층의 반도체 칩을 수직

리포트 | 32페이지 | 3,000원 | 등록일 2025.05.16 | 수정일 2025.05.28

다운로드 장바구니
판매자 표지

현대사회와 신소재 기말과제 A+

반도체의 필요성 , 관련 기술 및 시장의 현재 상황 반도체의 필요성-기술적 전자산업의 ‘쌀’이라 불리는 반도체는 3 차 산업혁명을 이끈 가장 큰 원동력 가운데 하나다 . 이재용 ... 의 PLANAR 구조는 , 누설전류가 생기는 단채널(Short Channel) 현상이 발생 하는 등 동작 전압을 낮추는 데 한계 가 있었고 , 이를 개선하기 위해 입체 (3D) 구조 ... 로봇 회로 IC RF IC 반도체의 응용 A/D 변환 , D/A 변환 IC 전원 회로 IC 인터페이스 회로 IC 에너지 회로 IC 기계 변위 회로 IC 타이밍 회로 IC 디지털

리포트 | 13페이지 | 3,000원 | 등록일 2023.02.14

다운로드 장바구니
미생물 및 생물공학 기초실험 레포트(항산화 능력 Test & Tyrosinase 활성 저해 실험)

시킨 후 475nm에서 O.D값 측정5) 활성 저해율 계산4. 실험결과 및 토의① 항산화 능력 Test농도(μm)1s1b2s2b3s3b1000.0940.03920.06610.04010 ... 이 없더라도 다른 경로를 통해 미백 기능을 할 수도 있다.3. 실험방법① 항산화 능력 Test1) DPPH를 MeOH에 0.15mM 농도로 녹인다.2) test 물질을 여러 가지 ... ② Tyrosinase 활성 저해 실험1) L-DOPA를 용해시킬 solvent PBS를 0.175M pH 6.8로 만든다.2) L-DOPA를 1.5mM 농도로 PBS에 녹인다.3) 96

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.01.17

다운로드 장바구니
판매자 표지

건국대학교 일반대학원 컴퓨터공학부 연구계획서

가속화 연구, LSTM과 BERT를 활용한 Latex 수식 임베딩 앙상블 모델 연구, 위상 조절된 인간 모션 사전(IC)을 통한 강력한 3D 자세 추정 연구, 라벨 임베딩 분포 ... 한 요구사항 및 위험 기반 테스트 케이스 우선순위화 연구, Sentence-BERT 기반 음식 및 식재료 임베딩 및 클러스터링을 활용한 음식 다양성 추천 시스템 연구 등을 하고 싶 ... 성 버그에 대한 동적 분석 방법 연구, 인체 임베딩을 사용한 컴퓨터 비전 모델용 심층 자동 인코더의 성능 개선 연구, 강건한 Object-Goal Navigation을 위한 장기

자기소개서 | 1페이지 | 3,800원 | 등록일 2024.08.21

다운로드 장바구니
전기및디지털회로실험 아두이노M3 예비보고서

: BCD코드가 주어지면 이것으로 7-segmentm display의 led들 중 적절한 것을 켜주어 해당 숫자가 표시되도록 하여 주는 ic를 bcd-to-7-segment ... 가 소등된다.3. 실험 기기: 랩톱PC, 아두이노 우노 보드, 브레드보드, 전선, 포텐셔미터, 숫자표시기4. 예비 보고서(1)입력출력DCBAA’B’C’D’E’F’G’0000 ... 를 캐소드(음극)이라 설정하고 회로 시뮬레이션을 했다.int a=2;int b=3;int c=4;int d=5;int e=6;int f=7;int g=8;void setup(){Serial.begin(9600);for(int i=2;i

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.03.20 | 수정일 2021.09.03

다운로드 장바구니
판매자 표지

부산대학교 전기전자기초실험 보고서_카운터를 이용한 방향지시기

/ic-4017-pin-configuration-application/ 3. IC555 와 IC4017 연결에 따른 작동원리 https://www.homemade-circuits ... 를 방출 : 발광다이오드 ( L ight E mit D iode)작동 과정 Vcc 1 0 1 낮은 전압 낮은 전압작동 과정 Vcc 0 0 1 ( 유지 ) 1 ― Vcc 3작동 과정 ... IC4017 14 번 핀으로 출력작동 과정최종 회로회로 시연테스트 영상 ( Tinkercad 이용 )실제 회로 구성 및 시연 영상결과 및 고찰결과 및 고찰 IC555 의 역할

Non-Ai HUMAN
| 리포트 | 29페이지 | 2,000원 | 등록일 2022.07.08

다운로드 장바구니
판매자 표지

전기및디지털회로실험 실험 7. 디코더와 인코더 결과보고서

. 실험 개요 3. 실험 결과 (1) 예비보고서 1항에 해당하는 회로를 7400 NAND gate IC만을 사용하여 구현하고 테스트를 통해 그 입출력 사이의 진리표를 작성하라. A1 ... =0, A0=0 실제입력 A1=0, A0=1 실제입력 A1=1, A0=0 실제입력 A1=1, A0=1 실제입력 입력 예상신호 실제신호 A1 A0 D3 D2 D1 D0 D3 D2 D ... 1 D0 0 0 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 -실험 1번 문항 결과분석

리포트 | 10페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19

다운로드 장바구니
논리회로 텀 프로젝트 기말과제

테스트현재 상태Q입력변수X다음상태Q ^{+}출력변수zA0A01B0B0C01D0C0C01D0D0D01E0E0E01H0F0E01G0G0H01I0H0G01I0I0I01J1J0I01J1(3 ... (A,B) (B,D) , (D,E), (E,G) (G,I)(I,I)Rule 3-000111100ABDE1IG현재상태Q입력변수다음상태Q ^{+}출력변수J _{1} K _{1}J _{2 ... IC GD ID GE IE GH IE EG IH GI IIJI IJ JABCDEFGHI-등가클래스법다음상태Q ^{+}출력 ZX=0X=1X=0X=1AAB00BCD00CCD00DDE

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2021.08.17 | 수정일 2022.05.04

다운로드 장바구니
판매자 표지

광운대 기초전자회로실험(기전실) 예비레포트(멀티플렉서, 논리회로 간소화)(만점)

화하게 되면 선택단자의 수는 입력단자의 개수가 2^N일 때, N개이다.[그림 4-1] 4 to 1 MUX[6]그림 4-1은 4 to 1 MUX를 나타낸 것이다. 자세히 살펴보면 D0~3 ... . 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를 완성하라. 회로를 올바르게 구성하고 테스트하였다면 진리표는 표 8-2와 동일할 것이다. ... ) 카르노 맵을 이용하여 논리식을 간소화하기3) 간소화된 논리식을 실제 회로로 구성하기- 멀티플렉서를 이용한 조합논리1) N-입력 멀티플렉서 하나를 이용하여, 2N개의 입력을 갖는 진리표

리포트 | 10페이지 | 1,500원 | 등록일 2025.06.22

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증- NAND 게이트와 인버터를 이용한 게이티트 D 래치 구성 및 시험- D 플립-플롭의 테스트 및 래치와 플립-플 ... -플롭의 전달 지연 특성 측정3. 실험 장비 및 부품1) D 래치 및 D 플립-플롭7486 quad XOR 게이트7400 quad NAND 게이트7404 hex 인버터7474 ... )과 (clear)로 표기되는 두 개의 비동기 입력이 있는, 상승 에지-트리거 되는 dual D 플립-플롭이다. 그림 15-6에 보인 테스트 회로를 구성하라. 클럭은 지연회로를 거쳐

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
전자회로실험 제11판 예비보고서 실험19(공통 이미터 증폭기 설계)

} )} ( OMEGA )= {3k OMEGA TIMES 4.799(mV)} over {(10-4.799)(mV)} =2.768k OMEGA교재 259쪽 d번Vi = 4.8mV저항 Rx를 제거 ... 에선 p-spice , multisim tool을 활용해 설계를 수행하고 테스트하는 과정을 작성한다. 2N3904(또는 등가) 트랜지스터를 사용하며, 설계 규격은 아래와 같다.beta ... } `=`100(최소값)##Z _{i} `=`1k OMEGA (최소값)##Z _{o`} =`10k OMEGA (최대값)##교류`출력`전압`스윙`=`3V _{p-p} (최대값)##부하

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,500원 | 등록일 2022.03.19

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

을 확인할 수 있다.테스트벤치에서는 시스템 태스크 키워드(system task keyword)들이 사용된다. 그 종류는 다음과 같다.[3]3) S-R래치 S-R 래치의 기본 동작방식 ... 을 가진다. 위의 모듈 설명과 마찬가지로, 하나의 모듈을 구성할 시에 게이트 프리미티브를 인스턴스한다.[3]테스트벤치(testbench):테스트벤치는 HDL 로 설계한 논리회로 ... (E = 1)에서 알 수 있다. 예를 들어, 클락신호를 E에 인가된 상태에서, Q를 1로 수정하려고 한다. 0~5초 사이에 Q를 수정할 수 있을 때(E=1), 0~3초에 D=1이

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

의학용어 기말고사(정리, 단어)

-was양막천자abortions"낙태,유산"BSO: bilateral salpingo-oophorectomy양측난관난소적출술CS: cesarean section제왕절개술D&C ... glucose tolerance test경구포도당내성 검사T3트리요오드티로닌T4"테트라요오드티로닌, 티록신"TSH갑상샘자극호르몬"ganglion, ganglion knot"신경절 ... 12-28nose"코,비"nasogastric tube코위관rhinolalia"콧소리,비음"sinusitis부비동염laryngitis후두염bronchodilator기관지확장

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.12.20

다운로드 장바구니
판매자 표지

sr latch,D,T flip-flop 예비레포트

방법을 익힌다.-FPGA 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비Digilent Nexys4 FPGA Board ... 1. 실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. 실험 목적-hardware description language(HDL)을 이해하고 그 사용 ... 에 사용하지 않는다.-d flip flopdelay flipflop은 입력 d를 그대로 출력한다. d플립플롭은 rs플립플롭의 변형으로 s와 r을 inverter 로 연결하여 입력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

전기전자공학실험-공통 이미터 증폭기 설계

가 되도록 설정15 μF 은 Xc = 1/(2πfc) = 10.6Ω100 μF 은 Xc = 1/(2πfc) = 1.6Ω5. VE설정 -> Ic의 목표값을 정한 뒤 RE값을 계산6 ... _{i0k OMEGA (최대값)교류 출력 전압 스윙 = 3V _{p-p} (최대값)부하 저항 R _{L`} `=`10k OMEGA (최소값)실험 순서V _{CC`}값은 20V를 사용 ... 대정격(VcE = 40V, 최대값) 이내에 있으며, 출력 전압 스윙을 3 Vp-p까지 허용한다. 중간 주파수 대역인 f =1kHz에서는 커패시터 값으로 C1 = C2 = 15

리포트 | 14페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
임베디드시스템 정리

를 SW처럼 스케쥴링하고, 모델링 해야한다.에뮬레이션에서 모델링은 functional, 순서는 가능한데 동작까지는 못따라간다.*에뮬레이션의 정의-워크스테이션에 test 벤치가 없 ... 를 workstation에서 제어한다)c) In-circuit emulation and diagramtargetless emulation은 workstation에서 테스트벤치 ... input이 없으며 target system도 없다.-테스트벤치는에뮬레이터 안에 들어가서 같이 합성된다.simulation acceleration과 emulation은 간단한 명령

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2021.01.04

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기