"전자회로설계및실험1"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

opamp 설계 전자회로실험 전전설2 전전설3 고급전자회로 전자공학과 아날로그 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계및실험1" 검색결과 1-20 / 4,683건

판매자 표지

[부산대 응용전기전자실험1] 3장 필터회로 설계 및 특성 실험 결과보고서

1. 실험 목적-OP-amp를 이용한 필터회로의 동작원리를 이해하고, 설계능력을 배양한다.-필터회로 설계시 고려해야 하는 요소에 대하여 알아보고 이를 고려한 설계법을 배양한다. ... -여러 종류의 필터회로를 비교/분석하여 적용하고자 하는 분야에 적합한 회로를 선택한다.2. 실험 방법LPF 실험그림 3-22 회로를 설계한다.(

리포트 | 6페이지 | 1,500원 | 등록일 2024.03.15

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)] 필터회로 설계 및 특성실험 예비보고서

응용전기전자실험 예비보고서2주차 예비보고서수강과목 : 응용전기전자실험1담당조교 :학 과 :학 번 :이 름 :제출일자 : 1) LPF, HPF에 대하여 설명하시오. (간단한 회로 ... }} )를 따르게 됩니다.차단주파수증폭기 이득이론값3330HZ2.2062참고 자료 및 문헌- 제 14 장 필터회로 해석 및 설계 , 경상국립대학교 자료- Charles K ... 의 주파수만 추출하여 신호를 처리합니다.3) 책 그림 3-22의 차단 주파수 및 전압 이득을 계산하시오.이 회로는 통과대역의 전압이득이 다음과 같습니다.A _{V} = {R _{3

리포트 | 5페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)]필터회로 설계 및 특성실험 결과보고서

응용전기전자실험 결과보고서2주차 결과보고서수강과목 : 응용전기전자실험1담당조교 :학 과 :학 번 :이 름 :제출일자 : 1. 실험 목적- Op-amp를 이용한 필터회로의 동작원리 ... 그리고 차단주파수로 바꿔가면서 주파수에 따른 출력 전압과 전압이득을 기록합니다.*실제 HPF 회로4. 실험 결과특성화 공학관 기초전기전자 실험실에 있는 함수발생기의 경우1V _{p-p ... 는 분야에 적합한 회로를 선택한다.2. 실험 도구DC 전원 공급기, 오실로스코프, 함수발생기, OP-AMP(LM324)2개, 저항(4.7kΩ 2개, 47Ω 1개, 100kΩ 1개

리포트 | 13페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니
판매자 표지

[2024-1학기 국민대학교 자동차융합실험] 전기전자 회로 이론 및 센서 설계 실험(A+)

전자전기 회로 이론 및 센서 설계 실험결과보고서학 과:학 번:이 름:1. 키르히호프의 법칙 회로 실험(1) 표1. 저항 R1, R2, R3에 대한 전압과 전류 = , V=12V ... 의 타당함을 확인할 수 있어서 더욱 뜻깊은 실험이었다.참고문헌- 자동차융합실험_전자전기 회로 이론 및 센서 설계 실험 이론 자료-센서로세계로미래로.(2017.12.18).스트레인 ... 측정치의 오차율은 모두 1%이내로 나와 테브난-노턴 정리가 근사적으로 성립함을 확인할 수 있었다.3. 휘트스톤 브릿지 기본 회로 실험조정 전 BD 전압( = 120Ω)조정 후 BD

리포트 | 10페이지 | 3,000원 | 등록일 2024.12.18

다운로드 장바구니
판매자 표지

전자회로실험및설계 과제1 시뮬레이션 파형

전자회로실험및설계 과제#11.시뮬레이션 파형2.VD(mV)값에 따른 ID(mA)값V _{D} [mV]0100200300400I _{D} [mA]085.055n687.223n5 ... .0767u35.470uV _{D} [mV]500550600650700I _{D} [mA]241.158u637.410u1.6877m4.4636m11.764m

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,500원 | 등록일 2020.06.01

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 실험1 Op Amp를 이용한 다양한 Amplifier 설계

설계실습 1결과레포트Op Amp를 이용한 다양한 Amplifier 설계4. 설계실습 내용 및 분석4.1 센서의 구현(A) 3.1의 (B)에서 구한 값으로 Function ... 를 포함하여 요악한다.- 설계실습이 잘되었다고 생각하는가? 실습이 잘 되었거나 못 되었으면 그 이유를 생각하여 서술한다.각 증폭기의 회로 설계는 알맞게 했지만 주파수특성에 의해 ... generator를 설정하고 연결하여 오실로스코프로 측정한 파형이 200mVpp, 2kHz인 정현파임을 확인하고 그 파형을 제출한다.-Function generator의 출력을 0.1V

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
실험3 1주차 예비보고서(반도체 다이오드) - 전자회로 실험 및 설계

전자 회로 실험 및 설계예비 보고서-1(반도체 다이오드)1. 실험 목적반도체 다이오드의 직류 특성을 조사한다.2. 실험 이론- 이상적인 반도체 다이오드다이오드는 한 방향 ... 으로만 전류를 흐르게 하는 반도체 소자로서 전원장치의 정류기, 통신용 수신기 회로의 검파기 및 컴퓨터 기기에서 스위치로 사용된다.오늘날 일반적으로 사용되는 다이오드는 실리콘 물질로 만들 ... 은 다이오드의 역방향 바이어스(Reverse bias) 전압-전류 특성을 나타낸 것이다.3. 실험 기구① 다이오드 : 1N4001 또는 1N4004다이오드는 2개의 전극을 가지고 옴의 법칙에 따라 순방향 전압에서는 전류가 흐르고 역방향에서는 전류가 거의 흐르지 않게 하는 소자이다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.12.20

다운로드 장바구니
홍익대,3학년1학기,전자회로실험및설계,보고서들,보고서,3-1

JFET의 직류특성 (page 248~253) 1.목표-접합 FET의 직류 특성을 조사한다.2.실험순서(1) 회로시험기를 사용한 접합FET의 검사=> 이를 통해 드레인과 소스 ... 는 n형 반도체이고, 게이트는 p형 반도체임을 알 수 있다. (2) 전달 콘덕턴스 곡선-그림 14-10의 회로를 결선하여라.-가변저항 R1을 조정하여 VGS=0V되도록 하여라-ID ... 14-2의 VGS및 ID값으로 전달 콘덕턴스 곡선을 표시한다. => 실험결과를 토대로한 전달 콘덕턴스 곡선은 실제 JFET의 전달 콘덕턴스 곡선과 비슷하게 나왔다. 전달 콘덕턴스

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23 | 수정일 2019.01.25

다운로드 장바구니
전자회로 실험 및 설계1(기말 프로젝트)

Lab6. Report기말 프로젝트Code (코드 기술)1) (조건 4 - 새로운 기능)에 대한 내용한 학 기동안 많은 실험을 통해 LED, 7 SEGMENT 그리고 스위치 ... 합니다.스위치를 통해 변수의 값을 조절하고 변수의 값에 의해 Delay를 변화 줌으로써 LED밝기를 조절 하는 것입니다.2) 고찰 및 실험평가첫 번째 실험에서는 LED 꺼진 게 왕복 ... 를 제어하였습니다.그런데 문득 0~999999로 증가하는 실험에서 첫 번째 자리 숫자만 밝고 나머지 자리 숫자만 상대적으로흐릿했던 기억이 났고 두 SEGMENT 제어의 차이는 Delay

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2013.11.25

다운로드 장바구니
광운대학교 전기공학과 3학년 1학기 전자회로응용및물성실험 설계 참고자료

Design function generator using OP- AmpOscillator(발진기)- 인가된 신호가 없이 회로 스스로 출력전압을 발생시키는 회로 - ㅇㅇ을 만족하는 공진주파수에서 발진- 초기 발진조건 :

Non-Ai HUMAN
| 시험자료 | 32페이지 | 1,500원 | 등록일 2018.04.22 | 수정일 2018.12.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

을 수행하는 여파기에 초점을 맞춘다. 이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파수 대역(여파기의 통과 대역이라고도 한다.)과 전송의 크기가 0인 주파수 대역(여파기

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
전자회로 실험 및 설계1 Lab4(Switch 제어 프로그램 작성)

실험1) 스위치 1을 누르면 모든 LED가 켜지고, 떼면 모든 LED가 꺼지는 프로그램을 작성하시오.#include void delay ... (unsigned int ); // 시간 지연 함수 선언void main(){ while(1 ... ) // 무한 루프 형성 {P1_0=0; // 0번 스위치 0으로 초기

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.11.25

다운로드 장바구니
인하대 전자회로 실험 및 설계1 LAB5 Swich 제어 프로그램 결과보고서

0으로 고정//다섯 번째 핀 선택0으로 고정//마지막 핀 선택0으로 고정실험2) 전체 7-Segment에 0부터 9까지의 숫자를 순차적으로 표시하는 프로그램을 작성하시오.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2014.12.20

다운로드 장바구니
인하대 전자회로 실험 및 설계1 LAB3 LED제어 프로그램 결과보고서

가 점등//다시 P0=1111111으로 모두 OFF상태로 설정// i=i/2 를 통해 i=01000000 으로 1을 한자리 내림//다시 빼주게되면 P0 = 10111111 이므로//두

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.12.20

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기