홍익대,3학년1학기,전자회로실험및설계,보고서들,보고서,3-1

목차

Ⅰ. JFET의 직류특성
1.목표
2.실험순서

Ⅱ. JFET의 바이어스
1.목표
2.실험순서
3. 비고 및 고찰

본문내용

JFET의 직류특성 (page 248~253)

1.목표
-접합 FET의 직류 특성을 조사한다.

2.실험순서
(1) 회로시험기를 사용한 접합FET의 검사
=> 이를 통해 드레인과 소스는 n형 반도체이고, 게이트는 p형 반도체임을 알 수 있다.

(2) 전달 콘덕턴스 곡선
-그림 14-10의 회로를 결선하여라.

-가변저항 R1을 조정하여 VGS=0V되도록 하여라
-ID가 IDSS의 약 0.1%로 감소되도록 역 바이어스 VGS를 증가시켜라.
-각 VGS값에 따른 ID의 값을 측정하여 표 14-2에 기입하여라.

(3) 전달 콘덕턴스 곡선의 표시
-표 14-2의 VGS및 ID값으로 전달 콘덕턴스 곡선을 표시한다.

=> 실험결과를 토대로한 전달 콘덕턴스 곡선은 실제 JFET의 전달 콘덕턴스 곡선과 비슷하게 나왔다. 전달 콘덕턴스 곡선을 알고 소스저항의 역기울기를 사용하면 Id를 구하는데 유용하게 이용할 수 있을 것이다.

-처음 VGS=0V,ID=IDSS점에서 시작한다. VGS를 0.5V씩 증가시켜가며 각각의 ID값을 표시한다.
-그림 14-12, 14-13, 14-14의 회로를 결선하고 표 14-3에 기입하여라.
=> 이론값과 실제값의 차이가 있는데, 이는 실제 실험 시 사용한 저항의 값이 다르며 기기 내부저항들로 인해 오차가 발생한 것으로 보인다.

(4) 드레인 특성 곡선
-그림 14-15의 회로를 결선하여라.

-VGS=0V,VDS=12V로 한다.
-VGS를 -1V로 놓고 반복한다.
-VGS=2V,3V에서 반복하여라.

=> 실험 결과 JFET의 출력특성곡선을 구할 수 있다. Vds가 12~4V까지 Id는 대략 9.335mA, 4.699mA, 1.628mA 전후로 일정하다가 Vds=0.5V일 때, Id는 급격하게 감소하는 것을 볼 수 있는데, 이는 트랜지스터가 saturation 모드로 접어들었기 때문이다.

참고 자료

없음

압축파일 내 파일목록

3-1 결과1 보고서 반도체 다이오드 차호영 교수님 금23.hwp
3-1 결과2 보고서 제너다이오드+로우딩.hwp
3-1 결과3 반파정류+브리지전파.hwp
3-1 결과4 트랜지스터직류특성+전압분배.hwp
3-1 결과5 컬렉터증폭기.hwp
3-1 결과6 JFET 직류특성+JFET.hwp
3-1 결과7 공통소스JFET증폭기+공통 드레인증폭기.hwp
3-1 결과8 트랜지스터 스위치.hwp
3-1 예비1 직병렬회로실험+반도체 다이오드.hwp
3-1 예비2 제너 다이오드+로우딩.hwp
3-1 예비3 반파정류회로+브리지전파정류회로.hwp
3-1 예비4 트랜지스터+전압분배바이어스.hwp
3-1 예비5 에미터 증폭기+콜렉터 증폭기.hwp
3-1 예비6 JFET직류특성+JFET바이어스.hwp
3-1 예비7 공통소스JFET증폭기+공통 드레인증폭기.hwp
3-1 예비8 트랜지스터 스위치.hwp
mosfet vs jfet.pptx

전체 목록 보기