"베릴로그코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 베릴로그 fpga 프로젝트 디지털시스템실험 전전설2 project single cycle 8bit counter segment 하이닉스 설계

EasyAI “베릴로그코드” 관련 자료

+맨체스터 라인 코드 베릴로그 구현등록일 2023.10.22 | 총 800자 | 11페이지 | 3,500원
+Falling edge detecto..등록일 2020.10.18 | 총 653자 | 3페이지 | 2,000원

외 32건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그코드" 검색결과 1-20 / 90건

맨체스터 라인 코드 베릴로그 구현

에 0을 그리고 나머지 반주기 동안에 0을 수신하는 데이터에 대해서는 1을 수신데이터로 보낸다. 위의 기능을 구현하기 위한 로직 블록을 verilog로 설계 코드를 구현하고 그 ... 동작을 확인하기 위해서 검증과정을 verilog로 구현한다.맨체스터 코드의 초기 리셋 과정에서 엔코딩과 디코딩에서 동기과정이 필요하여 무시되는 초기 데이터가 존재하며 그 이후 ... 에는 데이터가 정상적으로 송수신 된다.목차입출력 포트 개요TX 설계 코드RX 설계 코드TX 검증 코드RX 검증 코드타이밍도(작성자:탁OO 2023.10.22)입출력 포트 개요초기 정렬과정

리포트 | 11페이지 | 3,500원 | 등록일 2023.10.22 | 수정일 2023.10.23

다운로드 장바구니
verilog 4 floor elevator hdl code<베릴로그 4층 엘리베이터 코드구현>

"verilog 4 floor elevator hdl code"에 대한 내용입니다.

리포트 | 11페이지 | 20,000원 | 등록일 2021.12.08 | 수정일 2024.06.10

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일 ... (.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 testbench 코드 파일도 첨부되어 있습니다.

리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계

Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18

다운로드 장바구니
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인..

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
제곱근 구하기 조합회로 (시스템) 베릴로그 코드(조합회로와 순차회로)

시스템베릴로그 dataflow level로 코딩된 제곱근 조합회로 및 순차회로 설계 코드 및 테스트벤치 코드

리포트 | 7,000원 | 등록일 2017.06.01 | 수정일 2017.06.06

다운로드 장바구니
악보가 표출되고 점수가기록되는 전자피아노(베릴로그, 자일릭스 코드,경진대회수상작품)

// 내부 신호(wire)와 레지스터(reg) 선언parameter[15:0]reg_do= 16'd11659;parameter[15:0]reg_re= 16'd10388;parameter[15:0]reg_mi= 16'd18202;parameter[15:0]reg_pa= ..

리포트 | 2,000원 | 등록일 2017.12.25

다운로드 장바구니
베릴로그 자판기설계, Vendingmachine Verilog (코드,타이밍밴치,ppt)

Vending Machine1. 설계목표 Vending Machine설계사양 지정 자판기에 투입되는 동전은 500 원 , 1000 원 2 가지로 가능합니다 . 최대 합산할 수 있는 돈은 2000 원입니다 . 입력 받은 돈이 2000 원을 초과할 수 없습니다 . 초과될 ..

리포트 | 24페이지 | 1,500원 | 등록일 2014.06.13

다운로드 장바구니
디지털실험 모든실습 베릴로그 코드(항공대 통신과)

항공대 통신과 3학년과목 디지털실험에 대한 베릴로그 코드입니다.2013년 1학기에 실습한 모든 코드가 포함되어 있습니다.모든 코드에는 주석이 달려있어 구매자께서 이해하시는데 어려움이 없을 것입니다.

리포트 | 5,000원 | 등록일 2013.10.23

다운로드 장바구니
베릴로그로 구현한 8층 엘리베이터 행위적 모델링 소스 코드 및 DE2-115 sof파일

리포트 | 10,000원 | 등록일 2014.12.18 | 수정일 2014.12.29

다운로드 장바구니
32bit ALU(연산기) 베릴로그(Verilog) 소스코드, 시뮬레이션 분석, 블록다이어그램, 고찰

ALU를 완성한다. 그리고 기능 레벨 시뮬레이션(Behavioral Simulation)을 수행하여 원하는 결과를 얻을 때 까지 코드를 수정한다. 로직 합성(Synthesis ... 하면 된다. 각 툴에 대한 Web Edition 구축이나 사용 방법에 대해서는 과목 게시판을 통해 서로 도움을 주고받기 바란다.2. Verilog 소스코드2.1 Verilog 소스코드/*

리포트 | 12페이지 | 1,500원 | 등록일 2009.07.22

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 4주차 결과보고서

를 기반으로 각종 arithmetic circuit을 구현하는 과정에서 회 로도를 기반으로 베릴로그 코드를 짜는 훈련을 할 수 있었고, 베릴로그 문법에 대한 이해도를 높일 수 있 ... 었다. 후에 사칙연산을 모두 한번에 수행할 수 있는 베릴로그 코드 작성 및 FPGA를 구현할 수 있으면 좋겠다는 생각을 하게 되었다.

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
디지털시스템설계 4주차 과제

하면서 코드를 분석하고, test vench를 구현하면서 몇가지 새로운 것에 대해 배웠다. 첫 번째로 지난 시간과는 다르게 assign을 이용했다는 것이다. GATE model ... 했지만, Data flow model은 assign을 이용해 i=~A와 같 이 표현한다는 것에서 차이점이 있었다. 이런 점이 베릴로그로 코딩을 할 때 어떤 것을 적절하게 이용할지에 대한 고민을 남겼다.

시험자료 | 8페이지 | 1,500원 | 등록일 2023.03.30

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 3주차 결과보고서

이번 실험을 통해 배열을 표현하는 방법 등 여러 가지 베릴로그 문법에 대해 배울 수 있었습니다. 또한 코드를 컴파일하는 과정에서 많은 오류가 발생하였고, 질문을 통해 다양한 오류 ... 의 해결 방법 을 배울 수 있었습니다. 디지털 시스템 수업 시간에 배운 디코더를 직접 코드로 작성하고, 구현해 보니 디코더의 작동 방식을 더 정확히 이해할 수 있었습니다.

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 6주차 결과보고서

register의 설계 방안에 대하여 배울 수 있었다. 특히, behavioral modeling 을 이용하여 베릴로그 코드를 짜는 과정에서 blocking 할당문과 ... nonblocking 할당문의 차이 및 이 의 적절한 쓰임새에 대해 깊이 이해할 수 있다. 후에 counter나 register에 reset 기능을 넣은 코드 를 통해 FPGA를 구현할 수 있으면 좋겠다는 생각을 하게 되었다.

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 12주차 결과보고서

본 실험을 통하여 Simple Conputer의 구조 중 Control Unit에 대하여 이해할 수 있었다. 베릴로그 코드를 짜는 과정에서 instruction memory ... 어려움이 있 었지만, function table을 기반으로 코드를 이해할 수 있었다. datapath와 control unit을 합쳐서 실 제로 작동하는 simple computer를 만들어 보고 싶다.

리포트 | 6페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
판매자 표지

22장 결과보고서_Verilog HDL을 활용한 순차논리회로의 구현

로 asynchronous 하게 업데이트 되도록 설계했다. 비동기화 preset으로 동작하도록 베릴로그 코드설계를 했기 때문에, CLK 주기와 상관없이 업데이트 된다는 특징을 가지고 있 ... 된다.preset : preset값이 1->0 일 때 q 값이 1로 asynchronous 하게 업데이트 되도록 설계했다. 비동기화 preset으로 동작 하도록 베릴로그 코드설계를 했 ... 하도록 베릴로그 코드설계를 했기때문에, CLK 의 positive edge 에서 업데이트 된다는 특징을 가지고 있다.clear : preset이 1->0이 아니고, clear 값이 1->0일

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

- 버튼마다 Piezo(음)을 출력하는 코드3. 두 번째 모듈 - 버튼마다 FND에 숫자를 출력하는 코드code(3) 실습30000 ~ 1001, 즉 0 ~ 9 까지 값을 가지는 4 ... 에 나타날 수 있도록 seg_data에 입력code실험5) 8-bit 2’s complement signed binary 입력을 받아서 이를 decimal 로 변환하여 FND ... (실습4)의 과정을 반복하여 원하는 값이 segment에 출력되도록 한다.code실험6) 4-bit up-down counter의 출력 값을 FND Array에 표시입력으로 clk

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
디지털시스템설계 2주차 과제

• Discussion이번 시간은 1-Bit Full Adder 와 8-to-1 MUX 를 베릴로그로 구현하는 것이었다. 첫 과제였고, 베릴로그를 처음 다뤄봐서 문법적으로 모르 ... ociation 중 named sociation을 이용해 코드를 작성하였고, 실습에서 조교님이 언급하셨던 것처럼 협업할 때 편리함을 위해 named sociation을 쓴 것을 복기하며 코드 ... 를 작성했다.코드를 작성할 때 vector 형식으로 wire, input을 입력하여, 코드를 간결하게 썼다. 하지만, s[2], s[1], s[0]를 입력할 때 반대로 입력

리포트 | 5페이지 | 1,500원 | 등록일 2023.03.20 | 수정일 2023.03.27

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

동기식 입력으로 변환하여 사용할 것.(1) 응용과제 설계응용과제 상태도code(2) combo box 실험결과STATE_0일 때출력결과 LED1=0STATE0에서 1입력 ... 그림과 같이 버튼 입력(in)으로 부터 한 클럭 동안의synchronized된 신호 (in_syn) 생성해야 했다. 본 토의에서는 왜 이렇게 코드를 작성했는지 설명하고자 한다.c ... ode설명Input은 clk, sw(=in)이며 output은 in_syn이다. 실습에서는 clk이 negedge일 때 작동했지만 설명에서는 posedge로 설정하여 이야기하려 한다

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개12 3 4 5 다음10개

파워링크

신청하기