"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,821-1,840 / 4,229건

논리소자를 이용한 디지털 시계

논리소자를 이용한 디지털 시계목 차.1. 개요 2. 설계 명칭 및 최종 목표 3. 회로도 및 완성 결과물 4. 회로 측정 결과 5. 회로 구성 요소 및 예산 7. 문제점 및 해결 ... 을 통해 배운 논리소자를 디지털 시계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인3. 회로도 및 결과 완성물2) 결과 완성물4. 결과 완성물 테스트2) 초 테스트3) 분 ... 방안 8. 고찰1. 개요논리소자의 구조와 동작 원리를 이해하여 디지털 시계를 제작2. 설계 명칭 및 최종 목표설계 명칭. 논리소자를 이용한 디지털 시계 최종 목표. 이론과 실험

리포트 | 13페이지 | 10,000원 | 등록일 2008.04.07 | 수정일 2022.01.15

다운로드 장바구니
정보관리론(ICT·컴퓨터구조·운영체제 등) 정리자료

1. ICT기술의 소개1) ICT기술과 디지털 혁명[디지털 혁명과 지식기반사회]· 정보통신기술(ICT: Information and Communication Technology ... 으로 활용 및 실제(특히, 인터넷/통신/네트워크)· 디지털 혁명과 지식기반사회- 두 가지 커다란 혁명: 증기기관의 발명으로 인한 산업혁명: 20 세기 중반 컴퓨터 발명으로 시작된 정보혁명 ... 씩 ?▶ 무어의 법칙(Moore’s law)은 반도체 집적회로의 성능이 24개월마다 2배로 증가한다는 법칙.▶ 황의 법칙은 메모리반도체의 집적도가 1년에 두 배씩 늘어난다는 이론이

시험자료 | 50페이지 | 6,000원 | 등록일 2019.11.26 | 수정일 2021.03.29

다운로드 장바구니
전자전기컴퓨터설계 실험3(전전설3) 9주차 결과

회로데 진리표에서 보면 1이 들어왔을 때 0을 0이 들어왔을 때 1을 표현해주는 디지털 논리 회로이다. 이번엔 이를 MOSFET 을 해석해보는 것을 통해 알아보도록 하자. 입력 전압 ... 하고 그 이상에서는 논리회로에서 0 이라 볼 수 있을 정도로 상대적으로 낮은 전압 특성을 띄기 시작했다.2. Rising time, Falling timeNMOS와 PMOS를 사용 ... 어서도 미세한 부분들을 측정하기 때문에 측정 방식에 있어서도 오차가 존재한다.5. 결론MOSFET을 이용한 CMOS 회로를 통해 inverter의 원리를 이해하는 실험이었다. 실제로 논리

리포트 | 16페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

다운로드 장바구니
(IT와경영정보시스템 공통) (1) 컴퓨터 시스템을 분류하는 기준은 다양하다. 현대의 컴퓨터를 분류하는 다양한 기준들 중에서 주로 적용되는 기준들 다섯 가지를 제시하고, 각 분류 기준에 대해 간략히 설명하시오. (20점) (2) 아래 각 용어는 모두 약자로 구성되어 있다. 각 약자를 풀어쓰시오. (10점) ① CUI ② DDM ③ OLAP ④ FAT ⑤ F

장치의 성능을 좌우하게 된다. 프로그램 카운터, 산술논리연산부(ALUC), 각종 레지스터, 명령 해독부, 제어부, 타이밍 발생회로 등으로 구성된다. 대형 컴퓨터에서는 주기억장치 ... 장치는 컴퓨터의 가장 중요한 부분으로서 컴퓨터 시스템 전체를 제어하는 장치로 명령을 해독하고 산술논리연산이나 데이터 처리를 실행하는 장치. 컴퓨터의 두뇌 부분에 해당하며 중앙처리 ... 나 각종 제어장치를 포함해 CPU라고 한다.(4) RAM(Random Access Memory)읽고 쓰기가 가능한 주기억 장치이다. 반도체 회로로 구성되어 있으며 흔히 RAM을 ‘읽

방송통신대 | 12페이지 | 5,000원 | 등록일 2017.09.13

다운로드 장바구니
Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool

. Conclusion187. Referrence18IntroductionPurpose of this labXilinx ISE의 설계방법을 익히고, Scematic설계를 통해 논리회로를 구현 ... )LowLowLowLowLowHighLowHighLowLowHighHighHighLowLowHighLowHighHighHighLowHighHighHigh실험2. (Full Adder 논리 실험)SchematicAssignFull Adder 논리회로 실험의 결과값을 표로 정리하면 다음과 같 ... Post-Lab ReportLab#02[HBE-ComboⅡ-SE] board[Xilinx Spartan3] FPGA chip[ISE] digital design tool담당 교수

리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
논리회로실험 예비1

한 논리식을 간단히 줄일 수 있음을 확인한다.2) 실험이론1. Gate논리회로에서 가장 기본적인 디지털 소자를 Gate라고 부른다. 하나의 게이트는 하나 이상의 입력을 가지 ... . 또한 이와같은 Gate를 이용하여 다른 Gate를 구성해본다.- 집합론에 등장하는 De Morgan의 법칙이 논리 회로에서 사용됨을 확인한다.- Boolean 대수를 통해 복잡 ... 한 법칙이며, 이는 논리학 혹은 논리회로에서도 동등하게 적용된다. 위에서 다룬 AND와 OR Gate는 논리회로에서 논리곱, 논리합을 뜻한다. 이에 따라 AND를 교집합, OR

리포트 | 8페이지 | 1,500원 | 등록일 2016.09.04 | 수정일 2021.03.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... .실험에 필요한 배경 지식1-bit Full SubtractorSubtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input ... Table of 4-bit Full Subtractor실험 도구Laptop - ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

기본 논리게이트(AND, OR, NOT 게이트) 회로실험 결과 레포트

기본 논리 게이트디지털 공학 실험1. 실습내용 : 기본 논리 게이트2. 실습날짜 :3. 실 습 조 :4. 실습개요ⅰ. 논리회로의 기본이 되는 NOT, AND, OR 게이트의 논리 ... 를 구성할 수 있다.실험3. 3입력 AND 게이트(7411 사용)7411 게이트의 논리기호1) 7411 게이트를 이용, 회로를 구성한다.2) 실험 4와 같은 방법으로 X의 출력을 확인 ... 으로 연결하지 않아도 3입력 AND게이트의 논리회로를 구성할 수 있다.실험3. OR 게이트OR 게이트를 비교한 스위치 회로도1) A,B(입력)에 전압을 가하지 않고, 접지(Ground

리포트 | 8페이지 | 1,000원 | 등록일 2016.03.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차예비

소프트웨어로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 ... 요소들 간의 내부 연결 상태를 그림으로 표현하여 각종 함수(논리 함수 등)들과 입력 단자들을 시각적으로 확인하여 회로를 구현할 수 있는 기능을 뜻한다.마. Ripple Carry ... PreliminaryReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
멀티플렉서, 디멀티플렉서, enable 단자

을 측정한다. 구성한 회로의 4 X 1 멀티플렉서 역할 수행 여부를 확인한다.- 실험 전 예비보고서 준비할 때 4 X 1 멀티플렉서 연산 규칙을 확인한다. 이 연산규칙에 따른 논리 ... 멀티플렉서 기능에 대한 이론적 논리회로를 구성하고 진리표를 작성한다. Bread Board에 +5V와 GND핀과 함께 2 – Input NAND 또는 NOR 게이트만으로 구성된 4 X 1 ... 화하여 논리회로를 구성하고 enable 단자 입력 값에 따라 4 X 1 멀티플렉서의 동작 여부가 결정되는 것을 확인한다.- 실험 전 예비보고서 준비할 때 enable 단자를 포함

리포트 | 7페이지 | 1,000원 | 등록일 2016.04.12

다운로드 장바구니
논리회로실험 결과보고서5 Decoder & Encoder

출력 논리회로이다. 또한 Encoder는 소자의 출력코드가 입력 코드보다 작은 비트를 가질 경우 그 소자를 Encoder라고 한다.? 저번 실험에서의 Demultiplexer와 이번 ... 실험은 74HC11과 74HC08를 이용하여 2×4 Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상했던 것과 일치하였고, 회로 결선도 또한 실제 회로 ... 실험은 74HC42를 이용하여 BCD to Decimal Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
멀티플렉서 및 디멀티플렉서

되는 디지털 신호를 여러개의 출력선들중 하나로 내보낸다.책에 있는 실험회로를 보면 4-입력 멀티플렉서와 디멀티플렉서의 회로가 조금 잘못되어 있어서 수정하여 시뮬레이션 하였다. ... 이해▶ Demultiplexer에 대한 동작특성 이해▶ TTL MUX 와 DEMUX 의 디지털 IC에 대한 동작이해2. 관련 이론▶ Multiplexer (MUX)- 많은 입력선 ... - 선택선의 비트 조랍으로 입력 선을 결정함- MUX 라고도 불림- 원래 회로내의 OR 게이트를 포함하는 Decoder 임- 여러 장치가 하나의 전용선을 공유할 수 있음- 컴퓨터

리포트 | 7페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털 시계 회로 분석 ppt

9 조 4 Digit Clock( 디지털 시계회로 ) 20083304 전현배 20093373 장현영 20093377 송동환. 1 2 3 4 회로도 분석 목차 각 파트별 설명 각 ... 부품 설명 조원역할 분담회로도 분석 주파수 생성 부분 IC 소자에 안정된 전류 공급 결과물 출력 안정 된 전류 공급각 파트 별 설명 외부의 직류 전원장치를 통해 VCC(+5v

리포트 | 11페이지 | 1,500원 | 등록일 2012.12.01

다운로드 장바구니
인코더 및 인코더

- 해독기 혹은 복호기 라고도 부름- L0 = A'B'- L1 = A'B- L2 = AB'- L3 = AB3. 가상실험 (시뮬레이션)? 회로구성도회로 종류회로도4 x 2 ... Encoder8 x 3 Encoder2x4 Decoder(1)회로 종류회로도2x4 Decoder(2)2x4 Decoder and4x2 Encoder 의 회로도BCD 7 ... -SegmentDecoder회로 종류회로도74LS4274LS47? 가상실험 결과▶ 4 x 2 Encoder▶ 8 x 3 Encoder▶ 2x4 Decoder (1)▶ 2x4 Decoder (2)2x4

리포트 | 16페이지 | 1,500원 | 등록일 2013.10.15

다운로드 장바구니
디지털 회로 연산 예비보고서

4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... ) 로 계산됨- D = X'Y + XY'- B = X'Y▶ 전가산기- 2진수의 산술 합을 출력하는 디지털회로임- S = X'Y'Z + X'YZ' + XY'Z' + XYZ- C = XY ... 실험 (시뮬레이션)? 가상실험 결과ABAB00011011▶ 반가산기 회로도▶ NAND Gate를 이용한 반가산기 회로도ABAB00011011▶ 반감산기ABAB00011011▶ 전

리포트 | 12페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털실험및설계 결과1(논리게이트)

디지털 논리실험 및 설계#1 기본 논리 게이트 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실 험 결 과(1) 2 입력 NOR, XOR ... 의해서 해야한다.(3) 다른 소자에 의한 XOR게이트의 구성입력출력AB회로 (h)회로 (i)논리논리0000011110111100회로(h)는 NOT게이트 2개와AND게이트 2개 ... 게이트입력NOR (d)XOR (e)AB논리논리0*************00회로(d)는 NOR게이트로 실험에서 7402를사용하였다. NOR게이트의 경우 OR의 값에NOT을 붙인 값

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
경성대 e-러닝 멀티미디어와 사진 (1주차 – 6주차)

도 빠름사칙 연산, 속도 느림프로그램불필요필요구성회로증폭회로논리 회로진행과정동시처리순서적, 단계적 처리용도특수용거의 제한 없음디지털 데이터의 단위Bit는 0과 1로 구성된 2진법 ... , CD, DVD현대적 의미의 멀티미디어1. 동일한 인터페이스를 통해 제시되거나 동일한 컴퓨터 프로그램에 의해 조작되도록 동일한 디지털 정보 환경 속에 데이터, 텍스트, 이미지 ... 아날로그와 디지털의 비교아날로그디지털선 = linear숫자=non-linear(ex)0,1전류, 주파수, 진폭 등 연속적으로 변화하는 형태로 전류를 전달하는 방식연속적인 값을 모두

시험자료 | 16페이지 | 2,500원 | 등록일 2017.07.13

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

– Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 한다.ToolsLaptop - ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
LG전자 하반기 HE사업부 하드웨어직무 합격자소서

이 지원한 직무관련 향후 미래 계획에 대하여 구체적으로 기술 (500)저는 하드웨어지식을 겸비한 소프트웨어 전문가로 성장하고자 합니다.학부전공으로 C언어와 논리회로를 배웠고 반도체교육 ... 한다고 생각했기 때문입니다. 먼저 저는 교내 중소기업연구소에서 근로장학생으로 근무한 적이 있습니다. 제가 담당한 업무는 라즈베리파이를 활용하여 디지털 사이니지를 위한 원거리 영상제어 ... 과제로 적외선감지센서를 이용한 화재경보기를 설계한 적이 있습니다. 지금까지 배운 회로를 바탕으로 새로운 센서를 연동시켜 팀의 아이디어를 구현해나갈때 굉장히 큰 보람을 느꼈으며 좋

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.12.29

다운로드 장바구니
순서 논리 회로 플립플롭( flip-flop) 실험보고서

고, 전반적인 이해를 한다.2. 이론디지털 회로는 조합(combinational) 논리회로와 순서(sequential) 논리회로 나뉜다. 조합 논리회로는 간단하게 말해서 그냥 ... 플롭 7474, JK 플립플롭 74764. 실험절차(1) 디지털 실험기관 위에 7400 NAND게이트를 이용하여 RS플립플롭 회로를 구성하고 데이터 스위치로 S, R의 논리상태 ... 순서 논리 회로 플립플롭( flip-flop) 실험보고서1. 실험목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보

리포트 | 3페이지 | 1,000원 | 등록일 2009.08.06

다운로드 장바구니

이전10개 87 88 89 90 919293 94 95 96 다음10개

파워링크

신청하기