"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,721-1,740 / 4,230건

JK Flip Flop 과 클락 생성

%9기2. 주기를 결정하는 주파수3. 한 주기 동안 상태 H와 L의 시간비인 듀티비가 있다.클럭 신호는 디지털회로에서 많이 사용하므로 신호의 크기는 전압으로 나타난다. 디지털회로 ... 게이트에 따라 다르고 처음 칩 설계시 고정되어 있다. 초기에 5V을 많이 사용하였으나 3.3V 등으로 낮아지는 경향이 있다.주파수는 디지털 회로 설계 요구사항에 따라 결정하는 것 ... 이 일반적이다. 규모가 있는 디지털 회로는 보통 다양한 주파수가 필요한 경우가 발생하는데, 내부의 Hyperlink "https://ko.wikipedia.org/w/index

리포트 | 8페이지 | 1,000원 | 등록일 2016.04.12

다운로드 장바구니
Altera Maxplus를 이용한 디지털시계 구현

디지털 논리회로 설계시간에Altera Maxplus를 이용하여 디지털 시계를 구현Maxplus 디지털시계 파일, 결과보고서 자료 포함1. 설계 목적 - MaxPlus 프로그램 ... 을 이용한 디지털 시계 설계2. 설계 내용 - 플립플롭의 동작에 대한 이해 - Maxplus 프로그램 사용 방법 습득 - 리셋단자가 있는 T-플립플롭을 이용하여 6진, 10진

리포트 | 11페이지 | 3,000원 | 등록일 2010.10.03

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

의 변수와 각 출력을 위한 하나의 최소항을 가진 4개의 가능한 최소항들로 구현된다. 그림 2(b)의 논리 회로에서 각 최소항들은 2 입력의 AND 게이트로 구현된다. 이러한 AND ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름학번실험제목기본적인 ... Convertor 설계한다.기본지식① Decoder디지털 컴퓨터에서 정보의 이산 적인 양은 2진 코드들로 나타내어진다. n비트 2진 코드는 코드정보의 별개 요소들로 표현되는 2

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
가산기, 감산기

디지털 논리 회로 1학년 2학기 4. 조합 논리 회로 1. 가산기와 감산기 ( / )반가산기와 전가산기의 구조와 원리를 설명할 수 있다. 반감산기와 전감산기의 구조와 원리를 설명 ... (그림4-19) 반가산기의 카르노도 표현SC반가산기 (HA)ABS(Sum)C(Carry)(a) 회로(b) 블록도(그림4-20) 반가산기의 회로와 블록도다음 중 반가산기의 S(합 ... )①②③④⑤●다음 중 반가산기의 불대수는? (단, A는 피가수, B는 가수, S는 합, C는 자리올림 수 이다.)(예제)①②③④⑤●다음 중 반가산기의 회로도는? (단, A는 피가수

리포트 | 31페이지 | 2,500원 | 등록일 2010.11.20

다운로드 장바구니
디지털실험 - 설계 1 예비 보고서

*예비보고서*실험주제설계 1 예비 보고서조13조1. 목적1) 디코더에 대해 알아보자.2) 논리회로소자에 대해 알아보자.3) 7-Segment를 디코더를 이용해서 사용해보자.2 ... . 실험 원리1) 디코더신호를 디지털 부호로 코드화해서 기억하거나 전송할 때 코드화된 신호를 원래 형태로 되돌리는 회로·유니트. 디지털 신호를 아날로그 신호로 되돌리는 경우에 D/A ... 구현 (카르노맵을 이용한 논리식 구현)4) 논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출5. 설계 구성1) 세그먼트 이해와 설계 구성세그먼트의 숫자판 표시

리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[한남대]컴퓨터구조 실험과제

실험과제 2.13개의 입력을 받아 AND 와 OR 동작을 하는 디지털 논리회로를 만들고, 이를 하드웨어적으로 구현하시오.조건1. 3개의 KEY 값을 입력받아 제시된 KEY 값 ... 1(AND)LED8(OR)000*************010111111실험과제 2.2조건 1. NOT gate와 AND gete 및 OR gate를 사용하여 디지털 논리 회로 ... ", C="1"II. B="1", C="0"III. A="0"실험과제 2.3함수 F(a,b,c,d)=→m(1,5,6,10,13,14)로 주어질 때 이에 대한 디지털 논리회로를 만들

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.20

다운로드 장바구니
플립플롭 실험 예비보고서

실험 예비보고서- 플립플롭(Flip-Flop) -1. 실험 이론플립플롭이란?플립플롭이란 1비트를 기억하는 논리소자이다. 특정 상태를 유지해준다. 두 개의 안정상태(0,1)중 하나 ... 는 보존해준다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 간단히 요약하자면 우리가 흔히 쓰는 메모리를 구성하는 기본 회로이다.(1) RS 플립 ... 았지만 JK 플립플롭에서는 허용한 회로이다. J=S, K=R 이라고 보면 된다. JK플립플롭은 입력이 J와 Q 그리고 클럭의 3가지가 NAND 게이트에 입력된다.

리포트 | 4페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
슈미트 트리거 레포트

LS14, 74HC14, NAND 게이트 7403(개방 콜렉터)4. 실험절차1) 디지털 실험기판 위에 74LS04 NOT게이트를 이용하여 입력 전압 실험 회로 (a)를 구성 ... 1. 실험목적TTL 및 CMOS 소자의 슈미트 트리거 게이트를 다른 게이트들과 비교해 보고,그 동작 특성 및 응용에 대하여 살펴본다.2. 실험이론일반적으로 우리가 사용하는 디지털 ... 시스템은 변화할 때 바로 변하는 것이 아니라 중간상태를 거치게 된다. 이 변화하는 중간상태에서 한번 회로가 오작동을 하게되면 그 상황 자체가 전력 소모의 원인이 되기도 한다

리포트 | 7페이지 | 2,000원 | 등록일 2017.11.18

다운로드 장바구니
수 체계 실험 결과 보고서 (7 segment)

디지털 논리회로설계 및 실습실험 3. 수 체계 실험 결과 보고서1.실험 목표□ 2진수 또는 BCD(binary coded decimal) 수를 10진수를 변환.□ BCD 수를 디 ... 코딩하고 7-세그먼트로 표시해 주는 디지털 시스템 구성.□모의실험용으로 결함을 만들어 놓은 회로의 고장 진단.2.이론 요약수 체계에서 기호의 개수를 기수라고 부른다. 10진수 체계 ... . 디지털 시스템은 양을 표현하기 위해서 두 가지의 상태를 사용하기 때문에 사실상 2진법이 된다. 이러한 수들을 단순화하기 위해서 간단한 방법으로 2진수와 연관된 다른 체계가 종종

리포트 | 4페이지 | 1,500원 | 등록일 2011.01.05

다운로드 장바구니
기본 논리게이트 실험(AND, XOR, OR, NAND, NOR)

기본 논리게이트 실험학 번 :학 과 :성 명 :● 실험 목적- 디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연 산에는 부울 대수 ... 가 사용된다. 부울 대수(*)의 함수를 논리함수라고 부르고, 논리함수를 실 현하는 전기적 스위칭 회로를 논리회로라 하며, 이중 기본이 되는 간단한 것을 논리게이트 또는 단순히 게이트라 ... 한다. 게이트는 NOT, AND, OR, NAND, XOR 등이 있다.- 이번 실험은 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트 중에서 AND

리포트 | 8페이지 | 1,000원 | 등록일 2017.06.07

다운로드 장바구니
논리회로실험 예비보고서10

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015년 10월 30일과목명: 논리회로실험교수명: 최연익분 반: 금 8 ... 알아본다.실험이론? DAC: 부호화 되어 있는 디지털 신호를 아날로그 신호로 변화하는 회로이다. 디지털 음향기기에 주로 사용되고 있으며, 변화하는 디지털 신호의 규격에 따라 여러 가지 ... 는 아날로그 전기 신호를 디지털 전기 신호로 변환하는 전자 회로이다. 아날로그 신호는 저장이나 조작의 편리성이 디지털 신호보다 어렵기 때문에, 디지털 화를 많이 하고 있다. 신호

리포트 | 7페이지 | 1,500원 | 등록일 2017.03.09

다운로드 장바구니
한국도로공사 전기직 최신 자기소개서, 서류탈락경험 없습니다.

사람들의 고정관념을 저만의 방식으로 해소시켜 준 경험이 있습니다.학부 시절 '디지털 논리 회로' 강의 시간에 여러 가지 논리 소자를 이용하여 회로를 구현하는 과제가 주어졌 ... 습니다. 회로 도면 상으로는 간단해 보였지만 설계가 진행될수록 구리선의 연결로 인해 회로는 더 복잡해졌고, 최종 실행 시 문제가 발생해도 오결선의 위치가 어딘지 알기가 어려웠습니다. 조장 ... 은 회로 설계 과제는 해체해서 다시 연결하는 수밖에 없다고 했고, 조원들도 거기에 수긍하는 분위기였습니다. 하지만 저는 다시 연결하기에는 시간적으로도 오래 걸리고, 구성해본 회로

자기소개서 | 3페이지 | 3,000원 | 등록일 2018.08.30

다운로드 장바구니
디지털실험 - 실험 2. 논리 게이트 결과

실험값은 실험1. 디지털 논리소자보다 회로 구성이 단순하기 때문에 오차 범위가 적게 나올거라 생각했지만, 역시나 오차는 발생되었다. 이는 앞서 실험결과에 대한 코멘트를 작성할 때 ... *결과보고서*실험주제실험 2. 논리 게이트조13조1. 실험 결과실험 1) SN7408로 회로를 결선하고, B=0, B=1, B=open 상태에 대하여 진리표를 작성하라. Vcc ... 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.- 모든 회로를 구성할 수 있다. 먼저 OR게이트에 AND와 NOT게이트를 같이 구성하여 손쉽게 XOR이나 NAND등 소자

리포트 | 4페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
digital logic circuits term project

Digital Logic CircuitsFall, 2008Term ProjectProf. ******* ********** *** ********* *** **Design an ... frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면의 frequency를 얻을 수 있다.회로를 디자인 할 때, logic works 4.0이라는 프로그램을 사용하였다.

리포트 | 8페이지 | 2,000원 | 등록일 2012.08.31

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험1. 실험 목적- 멀티플렉서와 디멀티플렉서의 원리를 이해 ... 하고 실험을 통해 동작을 확인한다.2. 실험 이론- 멀티플렉서 : 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선 ... 멀티플렉서는 데이터 분배기라고도 불리며, 멀티플렉서와는 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를2 ^{n}개의 출력선 중의 하나로

리포트 | 10페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
Verilog HDL을 이용한 플립플롭 구현

디지털 논리 회로(6.5 연습문제 7번 a)정보통신공학과1. Verilog HDL로 코딩하기Verilog는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL ... : Hardware Description Language)로써 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들 ... 과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등 일반적인 프로그램과 다른 점도 많이 있다.2. F/F 회로(모든 플리플롭은 Negative

리포트 | 7페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
아날로그 연속시간 신호보다 디지털 이산시간 신호가 유리한 이유를 효율성 및 잡음여유의 측면에서 디지털 시스템의 장점에 대하여 논하시오.

과 크기 모두 이산적인 값만 가질 수 있는 신호를 디지털 신호(digital signal)라 한다. 하지만 이와 같은 기준은 어디까지나 엄밀한 구분이며, 실질적으로는 조금 더 폭넓 ... 의 비교는, 효율성과 잡음여유(noise margin) 측면에서 살펴볼 수 있는데, 여기에서 잡음여유란 디지털 논리소자에서 출력된 전압은 입력전압에 비하여 어느 정도 여유가 있 ... 여유가 더욱 커지게 된다. 잡음여유가 크다는 것은 디지털 회로가 잡음에 대해 그만큼 안정된 동작을 할 수 있다는 것을 의미하며, 따라서 잡음 여유가 큰 회로는 잡음에 강하다. 여기

리포트 | 5페이지 | 3,800원 | 등록일 2016.12.13

다운로드 장바구니
진수변환기(제안서)

디지털 논리회로를 이용한 7-Segment 구현□ 목적0~9까지의 의미를 지닌 10개의 입력값을 10진수, 3진수로 7-Segment에 표현한다.최적화로 인해 게이트 사용 최소 ... 및 이론값 추출(디지털논리회로 및 실험책활용)회로도 및 관련이론 활용하여 제작참여: 결과레포트 및 PPT발표회로도제작 및 Pspice활용하여 예상결과값 유추회로도 및 관련이론 ... I n d e x1. 설계목적 & 설계 시 유의점2. 설계절차3. 최종 회로도4. 완성품 사진 및 출력 확인5. 임무 분담 및 소요 부품6. 고찰1. 설계목적 & 설계 시 유의점

리포트 | 9페이지 | 1,000원 | 등록일 2011.11.13

다운로드 장바구니
판매자 표지

드모르간의 정리 실험 보고서

}} `= {bar{A}} + {bar{B}}→ 집합에서처럼 드모르간의 정리(De Morgan’s theorem)도 성립한다.(회로를 대체할 수 있는 특징을 가지게 된다)- 드모르간 정리 ... 의 논리식 표현ⅰ. NOR 논리식을 드모르간의 정리로 풀이(a) 논리식(b) 논리 등가회로ⅱ. NAND 논리식을 드모르간의 정리로 풀이(a) 논리식(b) 논리 등가회로실 험 주 제 ... (NOT-NAND)가 설 설 정7400, 7402, 7404 세 개의 게이트를 연결하여 회로를 구성하면, AND게이트와 같은 형태로 작동한다. (7400=NAND, 7402=NOR

리포트 | 9페이지 | 1,000원 | 등록일 2016.05.02

다운로드 장바구니
판매자 표지

XOR게이트

*************400게이트가 XOR게이트와 작동을 동일하게 하는 결과가 나타났다.가정과의 공통점 및 차이점7400게이트를 이용하여 좌측의 회로도와 같이 연결하였을 때, A, B의 신호 ... 계7486게이트를 브레드 보드에 설치하고, 7번 핀은 접지, 14번 핀은 +5V의 전압을 인가하고, 게이트 4개중 1개를 골라 회로를 구성한다. 1번과 2번 핀에 입력을 인가하고, 3번 ... 를 이용해 알맞은 전극에 연결한다.실 험 주 제실험 39. 1비트 비교기가 설 설 정비교기는 두 2진수 값의 크기를 비교한 회로로서 각각의 A, B 입력에 대한 크기를 X, Y

리포트 | 4페이지 | 1,000원 | 등록일 2016.05.02

다운로드 장바구니

이전10개 82 83 84 85 868788 89 90 91 다음10개

파워링크

신청하기