"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,881-1,900 / 4,229건

논리회로설계실험 FlipFlop Register 결과보고서

논리회로설계 실험 결과보고서 #7실험 7. RoV+Lab3000_LED, HELLO, 7 segment실험목표LED 작동, 7 segment에 HELLO 출력, DIP 스위치 ... 하고 알맞게 점등되었다. 1번 LED는 RoV-Lab3000 하드웨어 내부의 고장으로 점등되지 않았다.두 번째 7 Segment HELLO 출력 실험 소스코드를 살펴보면 digit_con ... Cathode Type이다. 각각의 알파벳 H, E, L, L, O가 점등되는 위치 digit_con[4], digit_con[3], … , digit_con[0]이 각각 ‘1’인

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리결과-1-Basic Gates

에 입력시켜 주어야 하고 VCC는 5V의 입력을 14번 핀에 입력시켜 주어야 한다는 것을 알게 되었다. 이런 기본적인 논리회로실험 소자들에 대한 이해를 마친 후에야 제대로 실험을 진행할 ... 들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 법칙에 대하여 알아본다.2. 실험결과실험방법1) 위 회로를 구성하고, 출력 결과를 토대로 Truth ... HLHLL505어어HHLHL550밝어HHHHH555밝밝실험 1-1에서는 AND gate(74HC08)를 이용하여 회로를 구성한 후에 진리표와 실험의 결과 값이 일치하는지를 확인해 보

리포트 | 7페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
6. 멀티플렉서 및 디멀티플렉서 - 결과레포트

이해▶ Demultiplexer에 대한 동작특성 이해▶ TTL MUX 와 DEMUX 의 디지털 IC에 대한 동작이해2. 관련 이론▶ Multiplexer (MUX)- 많은 입력선 ... - 선택선의 비트 조랍으로 입력 선을 결정함- MUX 라고도 불림- 원래 회로내의 OR 게이트를 포함하는 Decoder 임- 여러 장치가 하나의 전용선을 공유할 수 있음- 컴퓨터 통신 ... 와 DEMUX 에 의해 가능함- MUX 와 DEMUX 에 의해 장치들의 간략화 가능3. 기기 및 디지털소자 리스트? 실험용 기기의 리스트오실로스코우프파워서플라이? 디지털소자의 리스트∴ IC

리포트 | 12페이지 | 1,500원 | 등록일 2013.10.16

다운로드 장바구니
RS Flip Flop 과 D Flip Flop

LatchSR 래치는 가장 간단한 순차회로이다. 여기서 S(set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미이다. NOR 논리 게이트를 교차 되먹임 입력 ... 동기식 RS Flip-Flop 역할 수행 여부를 확인한다.- 실험 전 예비보고서 준비할 때 NOR와 NAND 게이트를 조합한 동기식 RS Flip-Flop 논리회로를 구성한다. 동기 ... 식 Flip-Flop의 클락 입력에 Leading Edge또는 Trailing Edge에 각각 인가될 때 동기식 RS Flip-Flop 논리회로의 진리표를 작성한다. 진리표 결과

리포트 | 11페이지 | 1,000원 | 등록일 2016.03.12

다운로드 장바구니
디지털실험및설계 예비6(복호기 및 부호기)

디지털 논리실험 및 설계#6 복호기 및 부호기 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실험 이론(1) 복호기(Decoder)디코더 ... 다. 그리고 회로도는 이 논리식에 따라 논리게이트를 활용하여 만든다. 그림3)는 binary-to-BCD 부호기 회로이다. 그림3.1)는 진리표이다. 그림3.2)는 B의 카르노맵이 ... 으로 나머지 핀에 대해서도 논리 식을 찾아서 논리회로를 구현한 것이 BCD-to-7 segment 복호기이다. 그림4)는 BCD-to-7 segment 회로이다. 그림4.1)은 7

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 예비(시프트 레지스터)

디지털 논리실험 및 설계#3 시프트 레지스터 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실험 이론순서논리회로의 기본적인 응용회로가 되 ... 는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등이 있다. 레지스터의 저장 용량은 그 레지스터가 저장할 수 있는 디지털 데이터의 총 비트(1과 0) 수 ... 출력을 내는 것에 비하면 비효율적이다.하지만 링 카운터는 별도의 복호기가 필요하지 않다는 장점이 있다. 그림2)는 링 카운터 회로도 이다. 그림2.1)는 진리표이다.그림2) 링

리포트 | 8페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
[대충] 예비 진리표

디지털공학실험(예비보고서)실험 : 진리표1. 실험 목적부울대수의 기본 논리 연산과 정리를 이해한다. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다. 드 ... ^)B=A+B③드모르강의 정리●정리1 : (A+B+C+...)^=A^·B^·C^·...●정리2 : (A·B·C·...)^=A^+B^+C^+...④조합논리회로 설계조합논리회로는 입력 ... 의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입력출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
디지털실험 - 실험 10. 4-Phase clock 발생기 결과

는 흔히 보는 광고 간판에 사용할 수 있을 것 같다. 그리고 디지털 실험에서 논리값을 다르게 주어야 할 때도 아주 유용하게 사용될 것이다.- 이번 실험은 회로만 제대로 연결하고 클럭값 ... *결과보고서*9주차실험 10. 4-Phase clock 발생기조13조QA, QB 출력CLK, QA 출력은 SN7476, SN7404, SN74139 소자들을 이용하여 회로를 구성 ... 하고, 클럭(CLK)입력에 구형파를 인가하여 QA와 QB를 출력하는 4상 클럭(4-phase clock)회로를 구성하는 실험이었다. 먼저 QA와 QB는 Y0, Y1, Y2, Y3

리포트 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
4장. 디지털 연산 회로 - 결과레포트

4. 디지털 연산 회로1. 실험 목적▶ 반가산기에 대한 동작원리 이해▶ 반감산기에 대한 동작원리 이해▶ 전가산기에 대한 동작원리 이해▶ 전감산기에 대한 동작원리 이해▶ 반가 ... ) 로 계산됨- D = X'Y + XY'- B = X'Y▶ 전가산기- 2진수의 산술 합을 출력하는 디지털회로임- S = X'Y'Z + X'YZ' + XY'Z' + XYZ- C = XY ... 및 디지털소자 리스트? 파워서플라이실험용 기기의 리스트오실로스코우프? 디지털소자의 리스트4. 실험? 회로구성도회로 종류회로 사진반가산기반감산기NAND Gate를 이용한 반가산기전

리포트 | 22페이지 | 2,000원 | 등록일 2013.10.16

다운로드 장바구니
디지털실험및설계 예비7(연산 회로)

디지털 논리실험 및 설계#7 연산 회로 (예비)담당교수님 : 교수님제출일자 : 2015. 05. 11조 :학번 :이름 :1. 실험 이론(1) 반가산기반가산기는 이진법으로 표시 ... 플립플롭은 값을 임시 저장하는 역할을 하게 된다.직렬 가산기의 단점이 있다면 연속으로 작동 시키는데 시간이 많이 든다. 하지만 회로가 작다는 장점도 있다.그림5)은 직렬 가산기이 ... 11111111111100110101101101111110000101010111100101010010111100110001010001010101그림5.1) 직렬 가산기 결과값(6) ALU논리연산장치인 ALU는 가산, 감산

리포트 | 9페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
반도체공학(Ideal MOS Diode의 조건을 만족하기 위한 도핑 농도 설계) 프로젝트 과제

3λ3λ?제작공정MOS 공정은 디지털 논리회로의 응용에 광범위하게 이용되고 있으며, 바이폴라(bipolar) 공정에 비하여 높은 집적도를 갖는 장점이 있다. 바이폴라 트랜지스터 ... band diagram? MOS와 BJT의 비교(Ideal)회로기술특성BJTMOSFET구동 방법전류구동전압구동입출력 단자3단자(베이스/ 에미터/ 컬렉터)4단자(게이트/ 소오스/ 드레인 ... 소모크다매우 작다집적도낮다높다잡음 여유도작다크다부하 지연시간무관밀접전달 전도도(gm)크다(∝eVin)작다(∝Vin)회로 방식정적동적/ 정적? Ideal MOS diode의 전압

리포트 | 12페이지 | 2,000원 | 등록일 2018.08.19

다운로드 장바구니
5. 인코더 및 인코더 - 결과레포트

서플라이? 디지털소자의 리스트4. 실험? 회로구성도회로 종류회로 사진4 x 2 Encoder8 x 3 Encoder2x4 Decoder회로 종류회로 사진2x4 Decoder and4x2 ... - 해독기 혹은 복호기 라고도 부름- L0 = A'B'- L1 = A'B- L2 = AB'- L3 = AB3. 기기 및 디지털소자 리스트? 실험용 기기의 리스트오실로스코우프파워 ... Encoder 의 회로도74LS4274LS47? 실험결과input오실로스코프L1L0D3D2D1D0LowLowLowHigh320mv400mvLowLowHighLow240mv4

리포트 | 17페이지 | 1,500원 | 등록일 2013.10.16

다운로드 장바구니
실험4 인코더와디코더-예비레포트

코드로 변환시키는 논리 회로로 일반적으로 10선 – 4선 인코더 라고도 불린다. 위 그림에 10진수/BCD 인코더가 있고 아래에 진리표가 있다.10진-BCD 우선 기능 인코더우선 ... PAGEREF _Toc400473846 \h 7 Hyperlink \l "_Toc400473847" 3.1아래 그림과 같이 IC 74LS147을 이용하여 10진수/BCD 인코더 회로 ... 400473849" 3.3아래 그림과 같이 IC 74LS42를 이용하여 BCD/10 진수 디코더 회로를 결선하라. PAGEREF _Toc400473849 \h 9 Hyperlink \l

리포트 | 13페이지 | 1,000원 | 등록일 2017.03.07

다운로드 장바구니
컴퓨터의이해

고 있다. 최근 멀티미디어 자료가 널리 활용되면서 사진과 같은 이미지를 입력하기 위한 이미지 스캐너와 같은 입력장치도 있으며, 화상을 입력하기 위한 디지털 카메라와 같은 입력장치 ... (main memory), 산술과 논리 연산 등을 처리하는 연산논리장치(arithmetic and logical unit)와 이들 사이의 데이터 전송을 담당하는 버스(bus)로 구성 ... 속力裝置] (두산백과)(4) 기억장치컴퓨터의 기억장치로 최초에 등장한 것은 초음파와 수은탱크에 의한 지연회로(遲延回路)이며, 이보다 약간 늦게 브라운관에 의한 정전(靜電)기억장치

방송통신대 | 10페이지 | 3,000원 | 등록일 2017.04.06

다운로드 장바구니
DSP실험 lab2

적으로 처리하는 논리회로를 말 한다.2. 신호처리에 특화되어있다1.부동 소수점(Floating-point) 연산을 통합 해서 직접 데이터 형태로 처리한다. 높은 수준의 병렬 처리 ... 아키텍처이다.)4.마이크로 프로세서디지털 신호 프로세서1. 기계어 코드를 실행하기 위해 실행과정을 단계별로 나누어 처리를 위한 마이크로 코드를 작성하고, 이 마이크로 코드에 의 해 단계

리포트 | 3페이지 | 1,000원 | 등록일 2016.09.20

다운로드 장바구니
AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트

논리 회로 실험(예비 레포트)학과학번이름(0) 실험 제목◆ AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트(1) 실험 목적◆ AND, OR, NOT ... , NAND, NOR 및 EXCLUSIVE-OR 게이트의 기능을 공부한다.◆ 게이트의 회로기호, 진리표 및 부울대수에 의한 논리 함수의 표현방법을 공부하고, 세이트의 기능 측정 ... ), 74LS02(Quad 2 Input NOR GATE), 74LS86(Quad 2 Input EOR GATE)(3) 관련이론◆ 디지털 IC의 구조5V게이트란 주 회로로 보내

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.17

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용. ... 가능하나, 정밀한 dB제어는 불가능하다. 주파수 대역의 Pulse 신호를 입력하여, 해당 주파수의 소리를 출력한다.음계에 따른 주파수ToolsLaptop - ISE Digital

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털실험 3예비 2비트 전가산기

디지털 실험 예비보고서실험 3. 2비트 전가산기실험 목적1. 반가산기와 전가산기의 원리를 이해한다.2. 가산기를 이용한 논리회로의 구성능력을 키운다.이론2진 연산(Binary ... 의 2진 digit가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어진다.반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로 ... Arithmetic)2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 이용하도록 구성되어 있다.두 개의 2진 2진수의 덧셈에는 4가지

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[대충] 예비 VHDL을 이용한 기본 논리 게이트 및 가산기의 구현

디지털공학실험(예비보고서)실험 : VHDL을 이용한 기본 논리게이트 및 가산기의 구현1. 실험 목적VHDL을 이용한 조합논리회로 구현을 익힌다.2. 실험 이론가. 반가산기나. 전 ... 가산기다. 멀티플렉서여러 개의 데이터 입력을 받아서 그 중 하나를 선택적으로 출력하는 논리회로로서 출력하고자 하는 데이터의 입력은 선택입력 신호에 의해서 제어된다. N개의 입력 ... 데이터 중 하나를 선택해서 선택된 데이터를 전송하는데 이를 멀티플렉싱이라 한다.3. 예비보고 사항①반가산기의 동작원리에 대해 설명하라.②카노맵을 이용해 전가산기의 회로를 최소화하라

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
순서논리회로 2 시프트 레지스터 결과보고서

■실험의 의의-이번 실험은 순서논리회로의 두 번째 시프트 레지스터 라는 실험이었습니다.목적과 이론을 예비보고때 파악함으로써, 추상적이었던 목적과 이론을 직접적인 실험을 통하 ... 여 직렬데이터로 변환합니다.-중계선의 전송방식에는 T1방식과 E1방식이 있습니다.-그 이외에도 직렬데이터 통신, 디지털 금고, 시간 지연회로, 난수발생회로 등의 광범위하게 사용됩니다. ... 0010001000120010301004100050000■표5 PRBS 발생회로CLKQ3Q2Q1Q

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니

이전10개 90 91 92 93 949596 97 98 99 다음10개

파워링크

신청하기