"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,781-1,800 / 4,229건

디지털실험 - 실험 4. 엔코더와 디코더 회로 예비

논리회로이다. 입력코드의 수는 일반적으로 출력코드보다 적은 수를 가진다. 디코더는 조합회로로서 n개의 binary 입력신호로부터 최대2 ^{n}개의 출력 신호를 만들 수 있 ... )입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위해서는 인에이블 신호가 회로에 인가되어야 한다. 그렇지 않으면 모든 입력데이터의 디코더 맵은 disabled되어 단일상태의 출력 ... 를 만든다.3) 7-세그먼트 표시키 (Seven Segment Indicator)디지털 회로는 LED또는 LCD와 같은 디스플레이 장치를 사용하는 출력을 나타내게 되는데 시계

리포트 | 6페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
2진수의 연산

디지털 논리 회로 2학년 1학기 2. 정보의 표현 2. 2진수의 연산 ( / )2진수에서 사칙 연산을 할 수 있다. 음수를 1의 보수 방식, 2의 보수 방식으로 표현할 수 있 ... 의 덧셈13- 5+80000110111111011+0000100012진 보수를 사용하는 디지털 시스템은 덧셈 회로(가산기)를 가지고 있는 경우 뺄셈 회로(감산기) 없이 뺄셈을 할 ... 다. 보수의 원리를 설명할 수 있다. 디지털 시스템에서 보수를 이용해서 덧셈과 뺄셈을 할 수 있다.1. 사칙 연산덧셈과 뺄셈1101100110-1=11+1=101-1=01+0=11-0

리포트 | 29페이지 | 2,500원 | 등록일 2010.11.20

다운로드 장바구니
논리식과 진리표

디지털 논리 회로 2학년 1학기 3. 불 대수 4. 논리식과 진리표 ( / )진리표의 작성 방법과 불 대수로 표현되는 논리 함수의 관계를 이해하고 설명할 수 있다. 논리 함수 ... 의 표현 방식과 종류 및 내용을 알고, 설명할 수 있다.1. 최소항과 최대항최소항(minterm)논리 변수가 n개일 때 n개의 논리 변수가 모두 포함된 논리곱항 논리 변수의 형태 ... 는 원래 또는 부정의 형태 중 한 번만 포함된다. (예) 논리 변수 A, B일 때 만들 수 있는 최소항최대항(maxterm)논리 변수가 n개일 때 n개의 논리 변수가 모두 포함된 논리합

리포트 | 10페이지 | 1,000원 | 등록일 2010.11.20

다운로드 장바구니
디지털 집적 회로 AND 예비레포트

이 필요하다.예) 기본적 논리회로(디지털 논리회로 시간때 배웠었던 내용이다.)2) 게이트게이트(gate)란, 한 개 이상의 입력 신호를 받아 한 개의 출력 신호를 내는 전자회로이 ... 다. 디지털 회로에서 특정 노드의 값은 ‘1’ 또는 ‘0’로 나타낸다. 정논리(Positive Logic)에서는 상대적으로 높은 전압을 ‘1’로 상태로 간주하며, 상대적으로 낮은 전압 ... 디지털 집적 회로 AND, OR 게이트1. 실험목적1) AND, OR게이트의 특징과 기호를 이해한다.2) 구성된 AND 게이트와 OR 게이트를 실험을 통해 진리표를 작성한다.3

리포트 | 4페이지 | 4,000원 | 등록일 2009.03.11

다운로드 장바구니
[통신시스템실습][삼보출판사][저자:임승각,정명덕,정영화] 디지털 변복조기

가 인 정현파에 곱하도록 되어있다. 이때 디지털 신호는 단극의 NRZ 또는 RZ 부호가 사용되는데 단극 부호의 경우 논리적인 레벨이 High 또는 Low의 2개의 상태만 존재하고 있 ... 다.변조기는 연속적으로 일정한 진폭 A와 주파수 를 발생하는 반송파와 NRZ 디지털 정보 신호를 상호 곱하는 동작으로 변조를 수행하므로 ASK 변조파의 모양은 논리 상태가 High인 ... 가 될 수 없으므로 실험 과정에서는 적은 진폭이나마 출력이 존재하게 될 것이다. 즉 변조기에 의한 디지털 정보 신호인 1이나 0의 논리 상태를 ASK 변조파와 같이 연속적인 분포

리포트 | 6페이지 | 1,500원 | 등록일 2016.11.19

다운로드 장바구니
D래치와 D플립플롭

디지털 논리회로설계 및 실습실험 14. D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개 ... 까지 본 것처럼 조합 논리(combinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태 ... 의 NAND 게이트와 하나의 인버터로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 이론 요약지금

리포트 | 6페이지 | 1,500원 | 등록일 2010.04.04

다운로드 장바구니
디지털로직실험 논리프로브 구성

를 사용하여 회로 테스트.□ 디지털 멀티미터와 오실로스코프를 사용하여 논리 레벨 측정과 유효한 입력 논리 레벨과의 비교.사용부품7404 인버터, LED 2개, 신호용 다이오드 2개 ... 다. 모든 디지털 회로는 ON과 OFF 조건을 나타내기 위해 고속의 트랜지스터를 사용하는 스위칭 회로이다. 논리 설계자는 다른 기술을 나타내는 여러 가지 유형의 논리를 사용할 수 있 ... (1N914 또는 동급)저항 :330 Ω ３개, 2.0kΩ 1개, 1kΩ 가변저항이론요약디지털 회로에는 이진수(비트) 1과 0을 나타내기 위한 두 개의 구별되는 전압 레벨이 있

리포트 | 7페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
비교기 회로의 응용

을 입력으로 취하여, 두 개의 입력저압과 하나의 출력전압을 갖는회로이다.▶ 하나의 입력이 다른 또 하나의 입력 전압과 비교하여 크거나 또는 작을 때를 나타내는 디지털 출력 값이 이 ... )는 2개의 논리 상태 중에서 어느 한 상태로 안정 되는 회로이므로 쌍안정 멀티 바이브레이터의 변형된 형태라 할 수 있다. 이 회로는 입력 전압이 어떤 정해진 값 이상으로 높아지 ... 비교기(Comparator) REPORT비교기(Comparator) REPORT1. 비교기란 무엇인가2. 다양한 비교기 응용회로3. 비교기 실제사용 예1. 비교기란 무엇인가

리포트 | 12페이지 | 1,000원 | 등록일 2016.11.22

다운로드 장바구니
미래사회와 정보기술 중간고사 타이핑 1-4주차 (학점교류) / 용량초과로 나눠서 올립니다. 따로 공부하지 않고도 A 받았습니다! (강의내용 깨알같이 다 받아적었어요!!)

다· 섀넌 Claude Shannon, 1916-2001- 미국의 과학자- 정보이론의 창시자- 디지털 논리회로 설계아날로그 컴퓨터를 연구하던 섀넌은 부울 논리학의 잠재능력과 중요 ... : 인간의 논리 추론을 설명할 수 있는 체계 마련· 괴델: 형식체계의 불완전성을 통해 인간 이성의 한계를 보여줌· 튜링: 보편적 계산기기인 튜링머신 제시? 섀넌, 논리 회로를 만들 ... 구성된 전자회로로 구현하는 방법(릴레이를 직렬 또는 병렬로 연결하여 논리수식을 회로로 구성할 수가 있음) 제시.논리학의 이론으로만 연구되던 부울 논리식, 전자부품을 사용

시험자료 | 99페이지 | 3,000원 | 등록일 2016.09.02

다운로드 장바구니
비교기 회로.

것이다.※ 참고자료.직류에서부터 저주파 신호의 크기를 비교하여 그에 따른 신호를 디지탈 회로에 전달하기 위한 회로를 비교기 또는 콤퍼레이터(Comparator)라 합니다.연산 ... ◈실험명: 30. 비교기 회로 동작.1. 실험 목적.- 비교기 IC 회로를 이용하여 DC와 AC 동작을 측정한다.2. 이론적 개요.- 비교기는 본질적으로 (+)와 (-)입력을 갖 ... 는 매우 높은 이득의 연산 증폭기이다. 비교기의 출력은 (+)입력 전압이 (-)입력보다 크거나 혹은 작을때의 지시를 제공하는 논리 레벨이다. 비록 연산 증폭기가 이러한 목적에 사용

리포트 | 2페이지 | 1,000원 | 등록일 2016.05.30

다운로드 장바구니
전자공학과 디지털 회로 실험 및 설계 텀프로젝트 간이전압계 ppt자료입니다.

디지털회로 실험 및 설계 Term Project프로젝트 주제 제작 동기 사용부품 및 공구 동작원리 실험결과 결론 2프로젝트 주제 작품명 : 간이 전압계 3제작 동기 4 디지털회로 ... 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트 , 여러 가지 플립플롭 , 멀티플렉서 , 디멀티플렉서 , FND, 카운터 등을 사용하여 만들 수 있는 작품을 찾다가 실제 ... LM7805 라는 레귤레이터를 사용하여 9V 를 5V 로 바꾸어 디지털 소자로 전원을 공급11실험결과 12실험결과 13실험결과 1415{nameOfApplication=Show}

리포트 | 15페이지 | 2,000원 | 등록일 2016.04.06

다운로드 장바구니
아주대 논리회로실험 5 예비보고서 Decoder & Encoder

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/10과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험5. Decoder ... 회로실험 강의노트Wakerly, F. John. Digital Design. Prentice Hall. 2005. ... 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 입력 n개, 출력 m개인 디코더를 nXm 디코더라고 하면, n개의 입력변수

리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... IntroduceObjectText LCD를 이용해 Digital Watch를 구현하고 Counter의 정상 작동을 확인한다.시/분/초를 표현하고, 시간 조절 기능의 정상 작동을 확인

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
[단국대] 경영정보론 중간 + 기말 총 정리

데이터 계층A bit (binary digit) represents a circuit that is either on or off 켜지거나 꺼지는 회로A byte is 8비트 ... 통신 기반2G (second generation) : 완전한 디지털 네트워크를 사용했으며, 1990년대 초에 1G 네트워크를 대체3G :2-4Mbps의 속도로 모바일 환경에서 무선 ... overage인프라 비용절감 Lower infrastructure costsCommunications hardwareIP 논리적 주소---------- RouterMAC 물리적주소(네트워크

시험자료 | 38페이지 | 5,000원 | 등록일 2020.03.23

다운로드 장바구니
[경영정보론] 퍼지이론의 정의와 발전과정, 퍼지이론의 장점과 단점, 퍼지이론의 응요분야(예시), 퍼지 이론의 전망(발전방향)

다.퍼지 논리는 컴퓨터의 논리 회로를 결정적인 것이 아니라 근사적인 확률을 포함하는 비결정적인 것으로 하는 기술로 애매모호한 상황을 여러 근삿값으로 구분하여 근사적으로 추론하는 방법 ... 된 퍼지 집합의 사고방식을 기초로 한다. 퍼지집합이란 각 대상이 어떤 모임에 속한다 또는 속하지 않는다는 이진법의 논리부터, 각 대상이 그 모임에 속하는 정도를 소속 함수로 나타냄 ... 이다. 쉽게 말하면 디지털처럼 0과 1 두 가지로 나누어져 있는 개념이 아니라 하나의 폐구간에서 0~1처럼 연속된 값을 가지는 것을 말한다. 기존 디지털 시스템에서는 키가 작

리포트 | 6페이지 | 3,000원 | 등록일 2017.02.10

다운로드 장바구니
전자회로( 다이나믹 마이크 설계) 프로젝트 보고서

프로젝트 보고서(다이나믹 마이크를 이용한 스피커)1. 프로젝트 회로도(P-sPice 로 도시한 회로도)2. 작동 원리 설명마이크는 소리 신호를 전기적인 신호로 변환시켜주는 장치이 ... 적으로는 이 마이크에서 발생한 미세전류가 회로를 통해 증폭되어 스피커에서 소리가 나게 된다. 마이크로부터 나오는 소리의 주파수는 대략적으로 수십Hz 이므로 피스파이스 시뮬레이션을 위해서 ... 50Hz 로 설정하였다. 회로의 맨 밑의 왼쪽의 NPN 트랜지스터는 공통 에미터 증폭기로서, 마이크로부터 발생된 전압을 증폭해주는 기능을 한다.이후 옆의 캐패시터는 성능을 개선하기

리포트 | 7페이지 | 1,000원 | 등록일 2015.04.24 | 수정일 2017.05.10

다운로드 장바구니
판매자 표지

[자소서][자기소개서][대입자기소개서][최종합격자소서][학종자소서] 단국대학교 소프트웨어학과에 최종합격한 자기소개서로 1,2,3,4번을 완벽하게 정리했습니다. 이거 하나면 자기소개서 작성 끝!

의 추천으로 ‘프로그래머가 수학을 못하면?’이라는 동영상을 보고 수학은 공식을 달달 외워서 문제를 해결하는 것이 아닌 사고력과 논리력을 배우는 학문이라는 것을 깨닫게 되어 수학 ... 하여 서로가 주장하는 장점을 조합할 수 있게 브레인스토밍을 하였고, 또 시계를 만들기 위해 LED를 순차적으로 부착하고 회로를 연결하는 기본적인 구조를 만드는 일을 담당했습니다. 시계 ... 하는 알고리즘을 만들어서 ‘시간의 파수꾼 별시계’를 제작하였습니다.이 같은 과정을 진행하면서 저는 아날로그시계가 아닌 디지털 형식의 시계를 제작하자는 의견을 내었습니다. 하지만 LED

자기소개서 | 4페이지 | 8,000원 | 등록일 2019.06.12

다운로드 장바구니
디지털 시스템 실험 Sequential Circuit 설계 및 구현 예비보고서

)01010111Q’(t)다음 그림은 이 JK Flip-flop을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 JK Flip-flop이 사용된 카운터로 3bit 2진 카운터 ... -flop은 CLK의 Negative Edge(1에서 0으로 바뀌는 순간)에 동작한다.위의 논리 회로의 결과는 다음과 같다.위의 파형에서 알 수 있듯이 외부의 CLK 입력 주기를 tCLK ... 에 비해 1/2에 해당하는 주파수를 갖는 파형이 발생하는 것을 알 수 있다. 위의 논리 회로는 주파수 분할 기능뿐만 아니라 2진 카운터로도 동작한다. 다음 표는 위의 결과를 표

리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
실험5시프트레지스터-정보

에 귀환시킨 순환쉬프트레지스터이다(a) SIPO 시프트레지스터4. 실험 회로도(b) 74164를 이용한 SIPO 시프트레지스터※ 링카운터5. 실험 절차① 디지털 실험기관위에 IC ... 능력을 향상시킨다.④ 링카운터 존슨카운터의 구성방법과 용도를 파악한다.2. 기기 및 부품디지털 실험장치 , D 플립플롭(7474), 8BIT SIPO 시프트레지스터(74164)3 ... 7474 2개를 사용해서 회로도 (a) SIPO시프트 레지스터를 구성하고 CLEAR, DATA, CLOCK을 LOW(0)으로 둔다. ② CLEAR를 HIGH(1)로 되돌려 CLEAR

리포트 | 7페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니

이전10개 85 86 87 88 899091 92 93 94 다음10개

파워링크

신청하기