"디지털 회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 전기회로 실습11 디지털 중앙대 아날로그 DMM 디지털 시계 회로 LPF와 HPF 설계 결과 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털 회로설계" 검색결과 161-180 / 7,259건

성균관대학교 디지털집적회로설계 CAD 다섯번째 과제

리포트 | 13페이지 | 3,000원 | 등록일 2020.11.29 | 수정일 2021.07.27

다운로드 장바구니
성균관대학교 디지털집적회로설계 CAD 세번째 과제

리포트 | 11페이지 | 3,000원 | 등록일 2020.11.29 | 수정일 2021.07.27

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_7-segment decoder 설계

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1

디지털회로실험및설계 예비 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK Flip-Flop을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름 ... 가 전달된다.? 비동기 카운터- 카운터(Counter)는 입력되는 클록 펄스를 계수하는 디지털 회로로, 계수기라고도 한다. 카운터는 플립플롭으로 구성하며, 디지털 계측기를 비롯 ... 보다 동작 속도가 빠르다. 반면 회로가 복잡하다는 단점이 있으며, 단계적인 설계 과정이 필요하다- 동기 카운터는 JK 플립플롭, D 플립플롭, T 플립플롭 등으로 설계한다. 밑

리포트 | 19페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트

설계실습 9. 부울대수 및 조합논리회로요약: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. 전가산기의 진리표를 작성하고 Karmaugh 맵을 통해 불리언식을 알아보 ... 았다. 이를 ORcad를 통해 2-level회로로 설계했으며 그 후에 XOR gate를 간단화 한 회로를 설계했다. 2Bit 가산기 회로를 설계했다.서론: 전가산기는 3개의 이진수 ... 를 더해서 결과로 합과 자리올림수를 출력으로 내는 기능을 한다. 이런 전가산기에 대해 학습하고 불리언식을 알아본 후 회로를 설계하고 간소화한 회로도 설계하고 이를 이용해 2bit 가산

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 카운터 설계 (14주차)

위와 같이 RS latch를 이용해서 스위치에서 발생하는 chattering을 방지할 수 있다. 만약 위 회로에서 스위치 SW1이 1번 node에 연결되었다면 NAND gate ... 회로에서 스위치 SW1이 2번 node에 연결되었다면 NAND gate U1A의 입력은 1이고 U1B의 입력은 0이 된다. 이 때 채터링이 발생하게 되면 U2A의 입력이 1과 0을 짧은 시간에 반복해서 가진다.

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09 | 수정일 2021.10.11

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제

sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_래치와 플립플롭

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_논리함수와 게이트

리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 9. 4-bit Adder 회로 설계

실습 9. 4-bit Adder 회로 설계실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.설계실습계획서2-1 전가산기 설계(A) 전가산기 ... + ACi +BCi(C) 에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.(D) XOR ... gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 1장 결과 보고서

전자회로 설계실습설계실습 1. 초전형(Pyroelectric) 적외선 센서요약: 초전형 적외선 센서, LED, Op-Amp의 원리를 이해하기 위해 회로를 설계, 제작하였다. 실험 ... 므로 High Pass Filter를 연결하여 노이즈 성분을 줄이는 회로를 설계한다.이 실험을 통해서 초전형 적외선 센서, 증폭기, HPF, LPF의 동작 원리와 그 특성에 대해서 ... 알아볼 수 있다.2. 실험 결과아래 실험에서 사용한 저항은 다음과 같다.2.1 실험계획서에 구성된 회로를 설계하고, 초전형 적외선 센서의 단자를 주의하여 연결하시오. (Op-Amp

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 2장 결과보고서

SMPS는 일정한 직류 출력 전압을 부하에 공급해주는 직류 안정화 전원으로, PWM 제어회로를 이용한다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 ... onverter, Boost converter을 구성하고 SMPS의 동작 원리에맞게 출력되는지 확인해보도록 한다.2. 실험 결과2-4-1 PWM 제어회로예비보고서에 작성한 것과 같이 위 설계도 ... 와 같이 회로도를 구성하였다. 각주에 표시된 것과 같이 회로도의 1번 저항은 5.08kΩ, 2번은 9.94Ω, 3번은 1.28kΩ 값의 저항으로 실험을 진행하였다. 실험은 출력전압이 0~10V로 12.5kHz로 스위칭하는 동작을 목표로 하였다.

리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 5장 결과보고서

amplifier) 를 이용한 적분기 구조의 Relaxation 타입 전압제어 발진기를 실습한다. 이 발진기는 적분회로에 인가 되 는 입력 전압의 크기에 따라서 출력전압이 일정한 값 ... 에 도달하는 시간이 변하는 것을 이용하여 출력 주파수를 제어하는 구조이다. 회로는 OP amp를 이용한 적분기와 스위치 역할을 하는 BJT 그리고 비교기 로 사용될 슈미트회로 ... 로 구성된다. 본 실험에서 그림 3의 적분회로를 응용한 전압제어 발진기 회로를 구성하여 제어 전압 Vc를 0.5V단위로 하여 0.5V부터 4.5V까지 변화시키며 Oscilloscope

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 8장 결과보고서

(A) RS 래치 그림 11-1은 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, RS 래치라고 불리는 기본 기억소자장치이다.입력 R이 1일 때 ... 경우에는 현재 상태의 Q와 ~Q값을 그대로 유지하 게 된다. 위와 같이 두 개의 NOR 게이트로 이루어진 회로를 RS 래치라 부른다.(B) RS 래치의 타이밍 특성 출력 Q는 동시 ... 이 edgetriggered 플립플롭이다. Edge-triggered 플립플롭들은 게이트 상호 간의 작은 시간딜레이(delay) 차이를 이용하거나 다소 복잡한 회로를 구성하여 클록 신호가 바뀌는 동안

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
판매자 표지

A+ 아날로그및디지털회로설계 실습 예보_stopwatch tjfrP

리포트 | 2페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 10장 결과보고서

을 확인하였다. [실험 2.2] 확인한 결과와, 서론에서 언급한 진리표, boolean 식을 활용하여 회로를 설계하였다.2진수의 디지털 신호를 통해서 7-segment LED에 10 ... 전자회로 설계실습설계실습 10. 7-segment / Decoder 회로 설계4조 결과보고서1. 서론7segment LED는 숫자를 표시하는 7개의 LED와 소수점을 나타내는 1 ... 에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 연결하여 선택적으로 LED를 점등한다.디지털 회로의 출력은 대개 2진수로 표현이 되

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 11. 카운터 설계

한다. 또한 chattering 방지 회로에 대하여 학습한다.설계실습계획서2-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square ... 의 주파수는 1MHz이지만 Q1신호는 0.5MHz, Q2신호는 0.25MHz이다.2-2 8진 비동기 카운터 설계8진 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 ... 수 있기 때문에 이를 해결하기 위해 커패시터 충방전을 활용한 채터링 방지 회로를 추가하였다.2-3 10진 비동기 카운터 설계16진 비동기 카운터와 리셋 회로를 이용하여 10진 비

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
성균관대학교 디지털집적회로설계 CAD 네번째 과제

보다는 이상적인 값에 가까운 값을 얻었다고 생각한다. 반면에 ②에서는 전체 회로를 연결하여 전달하는 동안의 delay를 측정하기 때문에 simulation으로 전체 회로에서 전달

리포트 | 28페이지 | 3,000원 | 등록일 2020.11.29 | 수정일 2021.07.27

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 7장 결과보고서

에서 디지털 신호 HIGH는 5V로, LOW는 0V로 설정하여 구분하였다. 동시에 각 게이트에 넣는 전원전압도 5V로 공통되었는데 각 논리 소자는 정격 동작 전압이 5V이기 때문에 입력

리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 11. 카운터 설계 A+ 예비보고서

11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... chattering 방지 회로에 대하여 학습한다.* 사용장비 오실로스코프(Oscilloscope) : 1대 브레드보드(Breadboard) : 1개 파워서플라이(Power s ... upply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수11-3 설계 실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기

리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기