• 통합검색(4,673)
  • 리포트(4,399)
  • 자기소개서(205)
  • 시험자료(39)
  • 논문(12)
  • 방송통신대(11)
  • 서식(4)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 161-180 / 4,673건

  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_9주차 예비보고서_A+
    디지털 논리실험 및 설계 9주차 예비보고서실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인 ... 으로 출력이 바뀐다.1.3 응용실험 (2)에서 초기화 하는 과정을 자세히 서술하시오.응용실험 (2)의 회로는 D Flip-flop 4개를 이용하여 만든 링 카운터이다. 초기조건이 Q ... 다. 이전의 Q0는 Q1에 출력된다. Q1, Q2는 각각 Q2, Q3에 출력된다.2.2 기본실험 (2)기본실험(1)에서 만든 회로의 원리대로 8개의 D Flip-flop을 이어
    리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_7주차 예비보고서_A+
    디지털 논리실험 및 설계 7주차 예비보고서실험 준비1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오.Latch란 1비트의 정보를 저장할 수 있는 회로이다. S ... 이 여러 번 된 것으로 간주되어 결과가 나타난다.실험 결과2.1 기본실험 (1)모두 0일 때 둘 다 1이 출력되지만 이것은 위 회로에선 invaild하다고 할 수 있다.= (0 ... 다.1.2 Pulse detector와 CLK에 대해 설명하고 응용 실험 (2) [그림 4]의 원리를 설명하시오.CLK는 CLOCK을 의미한다. CLOCK은 출력을 특정 타이밍
    리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_6주차 예비보고서_A+
    디지털 논리실험 및 설계 6주차 예비보고서실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있는지 설명 ... , F1, F0) = (1, 1, 0, 1)이 출력될 것이다.1.4 응용실험 (1)의 연산을 ALU를 이용하여 어떻게 계산하는지 서술하시오.A MINUS B MINUS 1 기능 ... ) – 1(2) = 0101(2) 이므로 (F3, F2, F1, F0) = (1, 0, 1, 0)이 출력될 것이다.1.5 응용실험 (2)에서 다루는 AB minus 1 기능에 대해
    리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate
    TTL TTL은 이름 그대로 트랜지스터들을 조합해 만드는 논리 회로를 말한다. 이 TTL은 회로에 서 logic level을 입력 혹은 출력 신호와 GND 사이의 전압 차로 표현 ... 의 입력값으로 들어가며 신호가 전달되며 회로가 전개될 때 noise가 발생하며 전압에 변화가 생기기 때문이다. 이때 각각의 logic level에 대한 입력과 출력 전압 조건값의 차이
    리포트 | 12페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_2주차 예비보고서_A+
    디지털 논리실험 및 설계 2주차 예비보고서실험 준비1.1 NAND 7400 게이트, NOR 7402 게이트, XOR 7486 게이트의 datasheet를 확인하시오.7402 ... NOR 게이트는 지금까지의 게이트와는 다르게 1번 pin이 output이기 때문에 유의할 필요가 있다.1.2 기본 실험 (4)의 회로를 구현하시오.1.3 응용 실험 (1), (2 ... ), (3)의 회로를 구현하시오.응용 실험(1)응용 실험(2)응용 실험(3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오.= (A+B)(A+C) [∵드모르간 법칙]= AA
    리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_8주차 예비보고서_A+
    디지털 논리실험 및 설계 8주차 예비보고서실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시 ... 에 CLK의 값이 0에서 1로 변하는 순간에만 Q의 출력이 변할 수 있다.1.5 응용실험 (1)과 응용실험 (2)의 회로를 비교하시오.응용실험 (1)의 회로는 D Flip-flop ... 에 연결된 스위치가 올라갈 때에만 출력 값이 변할 수 있다.응용실험 (2)의 회로를 보면 D의 입력이 이다. 는 Q가 토글된 값이다. 즉 Q가 1이면 =0이고 Q가 0이면 =1이
    리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_5주차 예비보고서_A+
    디지털 논리실험 및 설계 5주차 예비보고서실험 준비1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... 를 ∑ = (A⊕B으로 구현했다.1.2 응용 실험 (1), (2)의 회로를 구현하시오.응용실험(1)전가산기를 두개 이용하여 두 자리 이진수 덧셈기를 구현했다. 이때 두번째 전가산기 ... 의Carry in에는 첫번째 전가산기의 Carry out을 연결했다.응용실험(2)응용실험(1) 회로와 거의 유사하지만 첫번째 전가산기의 Carry in에 1이 입력된 것이 차이점이
    리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 예비보고서
    디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (NAND, NOR, XOR Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교 ... 적인 실험 결과5. 주의 사항6. 참고 문헌1. 실험 목적NAND, NOR, XOR, 등 논리게이트의 특성 및 응용에 대해 학습한다.2. 실험 이론? NAND, NOR, XOR 연산 ... 가는 이론적인 실험 결과4.1 기본 실험(1) [그림 1]과 같이 회로를 결선한 후 NAND 게이트의 진리표를 그려보시오.ABX001011101110[그림 1]VCC와 GND
    리포트 | 13페이지 | 1,500원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차 결과보고서
    한다.2) Resisters의 동작원리를 이해한다.3) ISE의 simulation 기능에 대해 배운다.2. 배경이론 및 실험방법Sequential logic circuit(순차논리 ... 회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block ... 1. 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해
    리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 2주차 결과보고서
    를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현 ... 1. 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates ... 하고 동작을 확인한다.2. 배경이론 및 실험방법Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. 기본적으로 AND, OR, NOT이라는 함수들이 존재
    리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 8주차 결과보고서
    1. 실험목적1) Shift RegistersShift registers의 구조와 동작원리를 이해한다.Shift register를 활용하여 multiplier를 구성한다.2 ... . 배경이론 및 실험방법Shift register란 개별적인 flip flop들의 연결에 의해 구성되는 shift register는 clock의 한 주기가 지날 때마다 연결되어 있 ... .② Serial-in, parallel-out저장되는 모든 bits에 대해 개별적인 출력이 존재하며, 직렬데이터를 병렬데이터로 변경 시켜주는 역할을 하는 회로이다.③ Parallel
    리포트 | 14페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 5주차 결과보고서
    1. 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 ... 이해-ISE를 이용한 symbol library 생성 및 활용3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해2. 배경이론 및 실험방법비교회로 ... 다. Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.ALUs(연산회로)는 여러 연산 및 논리
    리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 3주차 결과보고서
    한다.4) 표시장치(display devices)의 동작원리를 이해한다.2. 배경이론 및 실험방법회로를 수식으로 나타낼 때 직접적으로 최소화하는 것은 비효율적이다. 더 효율적인 방법 ... 을 최대한 묶어서 표현하여 최소화 나타낸다. Decoder는 하나의 code체계를 다른 code 체계로 변환하는 논리회로이다. 일반적으로 입력이 출력보다 적고, enable신호 ... 를 할당해 놓는다.실험은 주어진 회로를 브래드보드에 나타낸 후 스위치에 따라 LED의 변화를 살펴본 후, 이를 통해 Binary decoder의 기능에 대해 알아본다. 그 후 Combinational 회로 설계 단계에서 Karnaugh map을 통해 출력 F를 구한다.
    리포트 | 8페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 10주차 결과보고서
    1. 실험목적1) Digital-to-analog 변환(DAC)- Digital 신호를 analog 신호로 반환하는 회로의 동작 원리를 이해한다.- DAC IC(DAC0808 ... )의 구동 방법을 배운다.2) Analog-to-digital 변환(ADC)- Analog 신호를 digital 신호로 변환하는 회로의 동작원리를 이해한다.- ADC IC(ADC ... 0809)의 구동 방법을 배운다.3) One shot의 동작원리와 활용에 대해 배운다.2. 배경이론 및 실험방법DAC는 이진수 체계로 표현된 디지털 신호를 상응하는 아날로그 전압
    리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험_반가산기/전가산기 결과레포트
    논리회로설계 실험 결과보고서 #2실험 2. 조합회로 설계1. 실험 목표반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. 또한 ... , Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. 이를 모듈화하여 4bit와 8bit 병렬 가산기 ... 까지 그려본다.2. 실험 결과- 실험 1. 반가산기1) 진리표반가산기는 한 자리 2진수 2개를 입력하여 합(Sum)과 자리올림(Carry)을 계산한 덧셈 회로이므로 다음의 식
    리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서
    디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 S-R Latch에서 EN이라는 입력 ... } Latch를 결선하고 그 특징을 알아보는 실험이었다.bar { S}와bar{R}에 값에 따라 LED의 불빛은 잘 작동했지만 논리상으로 유효한 값이 있거나 유효하지 않은 값이 있
    리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서
    디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호 ... 하는 실험을 한다.(1) SR 플립플롭InputOutputSRCLKQ00X과거값 유지01rising010rising111rising허용 안됨(a) 논리 기호 (b) 진 리 표(c) 타이밍
    리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] Latch & Flip-Flop - 결과보고서
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명:학 번:성 명:실험 6. Latch & Flip ... -Flop1. 실험 과정 및 결과1) 실험 1 : R-S Latch with Enable (생략)- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1 ... )=0일 때 D의 입력에 상관없이 이전 상태 유지예상결과 Truth table과 일치한다.3) 실험 3 : D F/F (IC 이용)- 74HC74 칩을 이용하여 D F/F 회로
    리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서
    디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 의 실험을 통해 아래 진리표를 작성하시오.그림 4CLKQbar { Q}↑01↓No change↑10↓No change※ 위 회로는 CLK이외의 입력이 없다.bar{PRE},bar ... {CLR}, VCC, GND도 잊지 말고 결선한다.사진 4 응용실험 (2)다음의 회로에서는 오로지 CLK만 입력으로 사용된다. CLK가 0에서 1이 될 때만 변화가 일어나는데 예
    리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 7주차 결과보고서
    cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정되는데, 여기서 modulus란 다시 초기상태로 돌아오 ... 1. 실험목적1) CountersCounter의 구조와 동작원리를 이해한다.비동기/동기 counters2) State machine designMealy and Moore ... machines를 구분하고 각각의 동작 특성을 이해한다.State machine을 분석하고 설계할 수 있는 능력을 기른다.2. 배경이론 및 실험방법Counter는 clock에 의해 단일
    리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 15일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:50 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기