"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,641-1,660 / 4,230건

기초회로 실험 9주차 예비보고서, 실험 9. Multiplexer 가산-감산

를 선택하여 출력선에 연결하는 조합논리회로이다. 선택선들의 값에 따라 특정 입력선이 선택된다. 제어 입력은 데이터 입력 중 하나를 선택하여 출력단과 연결하는데 사용된다. 많은 중 ... 는 멀티플렉서의 역동작을 하는 회로이다. 하나의 입력선으로 데이터를 받아 이것을 여러개의 출력선들 중 하나에 출력하므로 데이터 분배기라고도 한다.(2) 멀티플렉서를 이용한 논리 회로 ... 00000001101001010101010100110111001111114. 예비과제(1) Decoder 와 demultiplexer 회로를 비교 설명하라.Decoder : 디지털 시스템에서 2진 코드로 표현

리포트 | 6페이지 | 2,000원 | 등록일 2018.03.23

다운로드 장바구니
2018년 상반기 SK하이닉스 합격자소서

했고, 물리전자, 전자재료, 반도체공학 수업을 통해 소자와 물성에 대해 배웠습니다. 또한 디지털시스템, 논리회로설계 수업을 통해 회로 설계를 경험하고, 프로젝트를 통해 이를 체득 ... 가 갖춰야 할 지식을 익히기 위해 다양한 분야의 수업을 수강하고 우수한 성적을 받았습니다. 학사과정에서 아날로그 전자회로, 논리회로, 전력전자공학을 수강하며 회로의 기본 지식을 공부 ... 하기 위한 전략을 수립해야 합니다. 저는 학사 및 석사과정을 통해 설계 엔지니어 직무를 수행함에 있어 필수적인 회로 지식을 공부했고, 프로젝트를 수행함으로써 실무를 접하고 전문

자기소개서 | 3페이지 | 5,000원 | 등록일 2018.10.26

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 를 제어하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실습-FSM-예비보고서

논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM실험 목표FSM의 두 종류인 밀리 머신과 무어 머신에 대하여 이해하고 VHDL에서의 사용법을 이해한다. 하드웨어 ... 하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어를 설계할 때 제어 ... 된다. FSM을 디지털 하드웨어로 설계하는 경우에는 state 변수를 기억하는 레지스터 블록과 state 변수의 천이를 표현하는 함수와 출력 값을 결정하는 함수를 위한 조합 논리

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 4-bit Adder 회로 설계 예비 레포트 입니다

아날로그 및 디지털 설계 실습10# 4-bit Adder예비 레포트설계실습 10. 4-bit Adder 회로 설계1. 목적 : 조합논리회로의 설계 방법을 이해하고 조합논리회로 ... 논리 회로를 설계하여라.-S= bar{A} BULLET bar{B} BULLET C+ bar{A} BULLET B BULLET bar{C} +A BULLET B BULLET C ... 의 한 예로 가산기 회로를 설계한다.2. 실습준비물- 직류전원 장치 1대- 멀티미터 또는 오실로스코프 1대- Bread board 1대- 저항(330Ω) 10개- Hex

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
논리회로실험 예비보고서2 CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성실험목적실험이론? Logic levels & noise margins: 일반적으로 디지털 회로의 전압은 여러 가지 요인들(회로의 구성, 전원전압 ... 및 접지의 변화, 신호 간의 간섭 등)에 의해 이상적인 값에서 벗어나 변동할 수 있는데, 이와 같은 변동은 회로 동작에 전기적인 잡음으로 작용하게 된다. 논리 게이트가 전기적인 ... 신호의 변화에 대해 회로가 얼마나 빨리 반응하는가를 나타내며, 디지털 회로 동작 속도의 결정 요소이다.스위칭 특성의 파라미터들은 왼쪽 그림과 같으며, 다음과 같이 정의된다.- 하강

리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Random ... . Random Access Memory 란?? 주기억장치 라고도 하고 임시 기억장치라고도 한다. 전원이 있는동안 임시적으로데이터를 저장할수 있다. 내부회로가 플립플롭으로 되어있으면 SRAM이 ... 하지 않은 경우 오동작을 할 수 있 습니다. 조건식 내에는 다양한 연산자를 사용할 수 있습니다.? Always 구문순차회로는 입력 뿐만 아니라 현재 상태에 따라 값이 다르게 나올

리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
실험2. 플립플롭 및 시퀀스회로의 기초

실험2. 플립플롭 및 시퀀스회로의 기초1. 개요시퀀스 회로의 기본 요소인 플립플롭의 동작을 익히고 간단한 시퀀스회롤 제작, 실험함으로써 디지털 시퀀스 회로의 기초를 습득한다.2 ... . 관련이론플립플롭의 기본동작-논리조합회로와 시퀀스 회로, 플립플롭논리게이트들의 조합으로 이루어진 논리조합회로는 어떤 입력이 가해지면 그 출력이 유일하게 한 상태로 결정된다. 즉 ... 입력과 출력 사이의 관계가 부울대수의 함수관계에 의해 결정되어 있다. 이에 반해 시퀀스회로라 불리는 회로는 출력이 그 시점에서의 입력에 의해 영향을 받을뿐 아니라 과거의 상태

리포트 | 8페이지 | 3,500원 | 등록일 2018.07.31

다운로드 장바구니
시립대 전전설2 [4주차 결과] 레포트

이다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 ... 논리 장치뿐만아니라 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용되고 있다. 이진화 십진법, 3초과 부호와 같은 여러가지 수학적 연산을 수행하는 가산기를 구성할 수 ... 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 이용한다.전가산기전가산기는 반가산기 2개와 논리합

리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
전력거래소 전기직 합격 자기소개서 *홍보문구 없음

?'디지털?논리?회로'?강의?시간에?여러?가지?논리?소자를?이용하여?회로를?구현하는?과제가?주어졌습니다.?회로?도면?상으로는?간단해?보였지만?설계가?진행될수록?구리?선의?연결 ... '?프로그램을?이용한?'기본?회로?설계'?강의를?수강하던?도중?팀?프로젝트를?참여했습니다.?교수님이?내준?결과를?바탕으로?기본적인?회로?소자들을?이용해서?정확한?회로를?구성하는?것이 ... 었습니다.?또한?그?회로에?대한?기능과?실제로?사용될?경우의?특징과?장,?단점에?대해?서술해서?PPT를?만들어서?조별로?발표하는?것으로?진행되었습니다.?평소?회로에?관심을?가지

자기소개서 | 2페이지 | 5,000원 | 등록일 2018.08.20 | 수정일 2023.06.13

다운로드 장바구니
판매자 표지

디지털회로 결과 보고서[AND, OR, NAND, NOR, XOR]

디지털 회로 실험 결과 보고서 #1실험 1. 각 소자의 특성과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표① 디지털과 아날로그의 차이를 이해할 수 있다.② AND, OR ... - X1=5V, X2=0V- X1=5V, X2=5V③ NAND-예비실험 기술내용 : AND 논리의 역이 출력- X1=0V, X2=0V- X1=5V, X2=0V- X1=5V, X2=0 ... V- X1=5V, X2=5V④ NOR-예비실험 기술내용 : OR 논리의 역이 출력- X1=0V, X2=0V- X1=5V, X2=0V- X1=5V, X2=0V- X1=5V, X2=5

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12

다운로드 장바구니
시프트레지스터 예비보고서

실험제목시프트 레지스터실험목적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등을 구성하고 각각의 동작 특성 ... 을 사용하여 주기 2^N-1의 의사불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복되므로 의사불규칙이라는 이름이 붙여졌다.실험방법(1) 디지털 실험기판 ... 한다.(4) 74194 직렬 입력, 병렬 출력 시프트 레지스터를 이용하여 회로도 (b)를 구성하고, 절차 (1)~(3)을 반복하여 Qa~Qh의 논리상태를 측정하여 표 2에 기록

리포트 | 6페이지 | 1,000원 | 등록일 2018.03.18

다운로드 장바구니
dmac final report

디지털 논리 회로 2 – Term ProjectDirect Memory Access Controller최종 결과 보고서컴퓨터공학과1. Introduction과제를 하게 된 동기 ... 우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지

리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
판매자 표지

디지털공학실험 04. 래치와 플립플롭 예비

실험목적기억소자의 기본 원리를 이해한다.순차논리회로의 기본 소자인 래치와 플립플롭을 종류(SR, D, JK, T) 별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해 ... 한다.이론.디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력 ... 뿐만 아니라 회로 내부에 기억된 상태값에 따라 출력값이 결정되는 회로를 말한다. 따라서 순차회르는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용

리포트 | 4페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
논리회로 중간,기말 과제(logic works 추가)

...... 처럼 무한히 많은 수가 존재한다. -정해져 있는 값을 특정하게 나누어서 나타내는것을 의미한다. 어떤 구간사이의 값을 미리 정해진 유한개의 이산적인 값으로 나타낸

리포트 | 19페이지 | 4,000원 | 등록일 2014.04.28

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
디지털실험 한학기 예비&결과 모음

의 결과이다. 0.031V가 측정되었다. 디지털 실험에서 이 값은 0으로 처리할 수 있다. 위의 실험 결과와 같이 생각해 보면 이 회로는 NOT gate와 등가인 것을 알 수 있다.실험 ... 그림 회로이다. 왼쪽 붉은 집게가 입력이고 오른쪽 집게가 출력이다. 그라운드는 아래쪽에 모아 놨다.이번 실험에서 사용한 전원공급장치이다. 0V와 5V를 줘야하기 ... 2. 회로를 구성하고 입력 A, B에 0, 5V로 입력할 수 있는 모든 경우의 수에서 측정하라.사진설명두 개의 다이오드와 트랜지스터 그리고 저항을 이용하여 만든

리포트 | 1페이지 | 4,000원 | 등록일 2014.09.15

다운로드 장바구니
실험9 PLC(글꼴 나눔글꼴)

: 을 포함하는 경우가 많으며, 이를 해석하는 일은 간단치 않다. 디지털회로 이론에서는 그래프 분석 기법인 카르노 맵과 같은 방법을 사용하여 논리식을 단순화한다. 이는 논리항을 나열 ... 은 논리 AND연산자의 직렬회로나 논리 OR의 병렬회로에 분석이 용이하다.래더 다이어그램의 표현은 아래 그림과 같다.그림 출처 :기계공학실험교재편찬회, 기계공학응용실험, 제3판, 청문 ... 가 결합되어 구성된다. NEMA(미국전기공업협회)의 정의로는 ‘기계나 포로세서를 제어하기 위해 논리 시퀀스, 카운터, 타이머, 산술 연산기능을 첨가시킨 디지털 전자장치’로 PLC

리포트 | 20페이지 | 1,000원 | 등록일 2018.12.20

다운로드 장바구니
디지털 1장 예비보고서

, 7486이다.2. 실험목표(1) 기본적인 디지털 논리 게이트를 사용해 봄으로써, 각각의 논리게이트의 특성과 성질을 파악하여 기초적인 논리회로를 설계, 이해 및 분석 할 수 있다.3 ... 기초전자회로설계및실험13주차 예비 보고서(논리회로의 기초 및 응용)학번성명1. 실험내용p139에 있는 논리회로에서 logic gate 부분에 여러 논리게이트를 넣어 실험하면서 p ... 139의 진리표를 완성 하였다. 출력 W, X, Y, Z에 해당하는 논리 게이트를 찾아라. 여기서 사용 가능한 소자는 IC칩 7400, 7402, 7404, 7408, 7432

리포트 | 11페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니

이전10개 78 79 80 81 828384 85 86 87 다음10개

파워링크

신청하기