"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,641-1,660 / 2,284건

예비03_Adder&Subtractor

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 하여 전감산기를 구성하시오.반감산기를 이용한 전감산기의 논리회로도(6) 전가산기를 이용하여 전감산기를 설계하고 위의 문제 (4)에서 구성한 회로와 비교하시오.전가산기를 이용한 전감산기 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 레포트

실험 #8 결과 보고서1. 실험 제목기본 논리 함수 및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개 ... 로 및 순서회로의 동작원리를 이해하고 그 설계 능력을 기른다.3. 실험 장비 및 재료? 전원 : +5V dc 전원? 계측기 : Oscilloscope, 함수발생기? 저항 : 1 ... 어라.=> _실험값5. 오차이유- 이번 실험에 있어서 모든 과정의 실험에서 오차 경우는 거의 발생하지 않는다고 생각 할 수있다. High와 Low의 관계 2진수에 대한 논리회로는 이론

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.02 | 수정일 2014.05.28

다운로드 장바구니
가산기 실험레포트

1.Title기본논리회로를 이용하여 반가산기, 전가산기를 구성하고응용된 회로를 만들어본다.2.Name3.Abstract1) 반가산기 설계2) 전가산기 설계3) 4 Digit ... 가 일치하므로 따라서 이론값과 실험값은 일치합니다.6.Analysis1. 실험 1,2실험1은 반가산기 회로 설계, 실험2는 전가산기 회로 설계입니다. 두 실험 모두 이미 알려진 진리표 ... 하였습니다. 두 연산회로 모두 한자리 2진수의 덧셈을 위해 설계되었으며, 반가산기가 2개 모여 전가산기를 만들 수 있습니다.2. 실험 3,4실험3,4는 실험2에서 설계한 전가산기를 이용

리포트 | 20페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
AND·OR·NOT 게이트 실험(예비보고서)

7432를 이용하고, 실험회로 구성시 그림 2-12를 참조하여라.입력 A단자, B단자, C단자에 표 4-3에 기재하여라.4. 참고문헌1) 인하대 e-class 정보통신기초설계/실습1 ... 강의자료실 실험7. AND·OR·NOT 게이트 실험2) 디지털 논리설계 3rd Edition. 최종필 외 6명. McGraw-Hill Korea. P47~573) http://www ... 실험 7 AND·OR·NOT 게이트 실험1. 실험 목적▣ 논리 게이트인 AND, OR, NOT 게이트의 동작특성을 이해한다.▣ AND, OR, NOT 게이트의 진리표와 논리식

리포트 | 12페이지 | 1,000원 | 등록일 2010.05.16 | 수정일 2015.04.04

다운로드 장바구니
디지털공학 예비레포트

(Standard Cel)l로 대표되며, 스탠다드 셀의 개념 을 확장하여 셀 라이브러리(Cell Library)를 포함하는 설계방법이 응용되고 있다. 완전주문 형 집적회로와 반주문형 집적회로 ... 은 설계절차가 단순한 만 큼 그에 대한 제약이 따르게 된다.완전주문형 집적회로는 칩면적, 속도, 소비전력 등을 고려해 볼 때 가장 최적의 형태로 만들 수 있다. 그러나 개발비가 매우 ... 정보제어기초실험광운 대학교정보제어기초실험[ Chapter1 예비리포트 ]과목명 : 정보제어기초실험학 과 : 정보제어학과학 번 : 2006730211조 : 3조이 름 : 노승민제출

리포트 | 5페이지 | 1,000원 | 등록일 2010.11.07

다운로드 장바구니
D래치와 D플립플롭

디지털 논리회로설계 및 실습실험 14. D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개 ... 까지 본 것처럼 조합 논리(combinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태 ... 에 비동기(asynchronous)입력으로 표시된다.3. 데이터 및 관찰 내용? 실험 순서 3. SPDT 스위치 바운스 제거 회로에 대한 관찰 내용 :A에 접촉한 후 떨어뜨렸다 다시

리포트 | 6페이지 | 1,500원 | 등록일 2010.04.04

다운로드 장바구니
로직웍스를 이용한 논리회로 구현

2009년 논리회로 설계보고서제출자 이름제출자 학번제출자 분반담당교수마감일시제출일시이메일 주소점 수/ (점수/만점)--- 목 차 ---1. 시뮬레이터 요약2. 실험 1: 기본 ... 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5. 실험 4: 가산기와 감산기 설계 및 ... 소개 되어 있으므로, 책을 참조하여 프로그램을 사용하면 쉽게 할 수 있다.2. 실험 1 : 기본 논리게이트 설계 및 구현? 7404 IC 핀 배치도를 참조하여 게이트 6개 중 1개

리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28

다운로드 장바구니
pspice를 이용한 filter 설계

{INPUT} 이고 이 값은 정해진 값이 아니고 때에 따라 가변적이다. 그러므로 회로 분석의 논리적 전개를 위해 ‘Inductor의 흐르는 전류’ 를 Output으로 설정하지 않 ... 대부분의 영향을 받는다. 그러므로 스피커의 내부 회로는 본 필터의 설계가 Low pass filter 의 설계임을 고려할 때, 크게 영향을 주지 않음을 알 수 있고, 실제 ... 의 스피커는 인덕터로만 구성되어 있지 않고 실제로 뜯어본 결과, 매우 복잡한 회로를 따로 포함하여 설계되었음을 고려할 때 그 스피커의 회로 특성을 일일이 적용하여 필터 설계를 할 경우 그

리포트 | 18페이지 | 1,500원 | 등록일 2011.12.13

다운로드 장바구니
결과01_Basic Gates

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... ) gate의 출력 단자들을 한 데 묶어 pull-up 저항을 붙여 사용하는 방식은 AND gate의 기능을 하는데, (c)의 회로가 바로 그것이다.II. 실험에 대한 고찰논리회로 수업 ... 을 통해 익혔던 기본 gate들에 대해 자세하게 알아보고, 실제 회로를 구성해보는 실험이었다. 각 gate들은 PSpice에서 보았던 소자들과는 다르게 한 종류의 여러 gate

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
4자리 가감산기 시뮬레이션

를 설계하는 방법을 이해한다.③ BCD 가산기의 가산원리를 이해하고 논리게이트를 써서 설계한다.4. 설계순서① 74H87과 74LS83을 써서 진, 보, 영, 일기의 논리회로 설계 ... ② 4자리 가감산기 설계③ BCD 가산기 설계5. 관련이론5-1. 진-보-0-1 기하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수이또는의 1의 보수 ... 제 안 서 < 4자리 가감산기 / 8421가산기 설계 > 2 조1. 실험명4자리 가감산기 / 8421가산기 설계2. 명제74H87과 74LS83을 써서 4자리 2진수를 가산

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.12.14

다운로드 장바구니
디지털공학실험 25장 야구 스코어보드 (예비)

25야구 스코어보드■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 시프트 레지스터 혹은 카운터를 이용한 야구 스코어보드의 부분적 기능에 대한 논리회로 설계 및 ... 와 같은 일을 수행하는 한 방법을 보여주고 있다.■ 실험 순서0. 다음에 기술된 야구 스코어보드의 문제를 해결할 회로를 설계하라. 두 개의 입력은 푸시버튼 스위치(평상시 개방 ... )를 사용하여 제어되며, 다섯 개의 출력은 LED로 표시된다. 회로를 구성하고 설계 절차와 결과를 형식을 맞춘 실험 보고서로 작성하라.과제 설정 : 우리 동네 유성구의 “ 영식 ”이네

리포트 | 23페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
[VHDL]실험14. 주파수 분주 카운터

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목14주파수 분주 카운터실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 주파수 분주를 위한 카운터 ... 의 주파수를 가진 clock source를 N의 제수로 나누어서 B Hz의 주파수를 가진 clock을 만들어 내는것이 목적이다. 이때 당연히 A Hz >B Hz이 된다.분주기를 설계

리포트 | 5페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
전류계와 전류측정

1. 실험 목적- 전류계의 원리에 대한 실습과 함께 전류계의 설계 및 측정 오차의 발생에 대하여 알고자 한다.2. 실험 관련 지식■ 전 류 계- 일반적으로 전류계는 Meter ... 를 설계 하므로 N = 1 A / 1 ㎃ = 1000이다. 따라서 회로의 분류기 저항값은 R2 = R1 / (N-1) = 1 ㏀ / (1000 - 1) = 1.001 Ω가 된다. 이 ... 와 같이 Meter의 FS감도와 내부저항을 알면 측정전류의 Range에 따라 분류기를 설계 할 수 있다.■ 실험 시 전류계를 직렬로 연결하는 이유??- 전류계의 내부저항은 매우 작

리포트 | 3페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

하는 핵심 기능을 포함한다.설계자 의도를 반영해 회로를 설계하는 논리회로형 반도체(FPGA:field-programmable gate array)에 비해 값은 싸지만 상품화하는 데 오랜 ... 다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후 ... 에 소비자/설계자(그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)가 프로그램할 수 있으므로 요구되는 어떠한 논리기능이라도 수행한다.FPGA는 일반적으로 주문

리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 결과보고서

을 보여준다. 실험결과 이와 동일한 결과를 멀티미터를 통해 확인할 수 있었다.4.XOR 등가 회로XOR 등가회로입력출력ABCDE논리값전압값논리값전압값논리값전압값0000.16200 ... 게이트의 두 입력중 하나가 1이 입력될 수 있게 설계되었다.4.실험 주의사항- 회로를 구성할 때는 항상 핀번호를 확인해 회로를 꾸며야 한다. 만약 잘못된 방향으로 입력을 하면 우리 ... 디지털회로실험 결과보고서-Lesson 3 결과NAND, NOR, XOR 게이트실험3 NAND, NOR, XOR 게이트1.실험목적1) 기본 게이트인 NAND, NOR, 그리고

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[6주차] Memory

과 목 : 논리회로설계실험과 제 명 : RAM 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 4차 실습 과제7조 ... ( 유광위 / 박석호 )0. Purpose이번 실습시간에는 읽기와 쓰기가 가능한 RAM(Random Access Memory)을 설계해본다. RAM을 설계해보기에 앞서 ROM ... (Read only Memory)의 작동을 이해하고 VHDL을 이용하여 Behavioral level에서 설계를 해본다.1. Back Ground. ROM (Read Only Memory

리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
반가산기와 전가산기

? 실험 제목 : 반가산기 및 전가산기? 실험 목적 :⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.⑵ 설계된 회로의 기능측정③ 실험 이론 :⑴ 반가산기 ... (HA : Half Adder)반가산기는 그림과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산 회로이다.반가산기 회로를 설계하기 ... 있는 논리연산회로이다.이런 회로를 설계하기 위해서는 비트 X⒤,Y⒤와 캐리 C⒤가 더해져서 Sum S⒤와 새로운 캐리 C⒥를 발생시킬 수 있는 전 가산기 셀을 우선 설계를 해야

리포트 | 6페이지 | 1,000원 | 등록일 2009.10.31

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

.시프트 레지스터를 상태도가 순환형태인 상태기계를 구성하기 위해서 조합논리와 결합시킬 수도 있다. 이러한 회로를 shift-register counter라 부른다. 이진 계수기 ... F/F을 이용한 4단 2진 Down 카운터(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.4단 JK 플립플롭을 구성해서, 앞 ... 에는 Count-Down 회로를 설계하였는데 Negative Logic으로 10진 카운터를 만들기가 어려워서 NAND gate를 달지 못해서 Down 카운터로만의 기능을 한다. 위

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
논리소자를이용한 전자회로실습 텀프로젝트

레이저건을 이용한 사격게임레이저건을 이용한 사격게임목차설계목적사용된 소자타겟 회로 / 레이저건 회로회로구동원리 / 소자설명P-spice 시뮬레이션Term project 진행과정 ... 더라도 사용이 가능하다.회로구동원리 / 소자설명사용된 소자74LS00(NAND gate)게이트논리기호와 수식진리표NANDMODEINOUTABY*************110회로동작A ... 가 있다.Term project 진행과정Term project 진행과정실험을 마치며..한학기동안 전자회로 실험을 통해 배운 것들을 토대로 Term Project를 진행하였다. 하지

리포트 | 24페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
함수발생기제안서

1. 프로젝트 제안의 목적전자회로 및 실험시간 전반기에 중점적으로 다뤘던 Op Amp를 응용 할 수 있는 프로젝트 주제를 정하려고 하던 중 실제 실험 시간에 많이 사용하는 함수 ... 는 전자회로 실험에 있어서 없어서는 안될 장비이다.오실로스코프는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 장비인데, 간단한 전압측정에서부터 복잡한 파형까지전자회로 실험 ... 부분이 차지하는 비율을 조절하는 것을 뜻한다.16.TTL(PUSH)/CMOS(PULL) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절

리포트 | 5페이지 | 1,000원 | 등록일 2011.05.24

다운로드 장바구니

이전10개 78 79 80 81 828384 85 86 87 다음10개

파워링크

신청하기