"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,541-1,560 / 2,280건

10비동기식 카운터 예비

비동기식 카운터 예비보고서1. 목적가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동작 ... 적으로 상태도로부터 순차회로를 설계하는 방식은 다음과 같은 절차를 갖는다.현재 상태입력다음 상태출력 ... 도를 설계한다.상태도로부터 구한 천이표에서 논리식들을 정리하면 최종적으로 그림 7-3과 같은 순차회로를 얻을 수 있다.[그림 7-3] 완성된 회로도나. T-플립플롭을 이용한 3비트

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
[월오전1조]1주차 저항, 전류, 전압 측정 결과레포트

기초전자공학실험1실험날짜:조 :조원:1.Title저항, 전류, 전압 측정2.Name3.Abstract1. 전기전자회로 실험의 가장 기본적인 기기인 전원 장치와 멀티미터에 대해서 ... 설명한 후, 멀티미터를 사용한 전압, 전류, 저항 측정법을 실험한다.2. 저항의 성질과 종류를 이해하며 색띠로 표현된 저항값을 읽는 방법 및 저항값측정을 실험을 통해 습득한다.4 ... 중앙에 위치시킨다)만일 0 위치에 있으면 본인 회로가 short가 아닌데도 short로 나타날 수 있음.(3) Voltage - 전압 조정단자(원하는 출력 전압조정)(4) 전류계

리포트 | 17페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니
기초실험및설계 : 기본 논리 게이트 결과보고서

기본 게이트 결과보고서1. 실험내용1) 입력 노드 전압에 따른 AND 게이트 동작 확인파워서플라이로 회로에 전압을 인가할 때, AND 게이트의 두 입력 노드 중 A에는 OUT3 ... 출력 노드에 연결된 LED의 점등 여부를 확인하였다.2. 실험결과입력 노드 A입력 노드 B출력 노드5V1V1.3V2V4.8V3V4.8V4V4.8V5V4.8V입력 노드 B의 전압 ... VOFFNOT 게이트→OR 게이트입력 노드 A입력 노드 B출력 노드 LED 점등0V0VON0V1VON1V0VON1V1VOFF3. 고찰1)번 실험의 경우, 입력 노드의 5V 전압 상태

리포트 | 2페이지 | 1,000원 | 등록일 2011.12.28

다운로드 장바구니
VHDL를 활용한 EE ATM 설계하기

EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... 이 만들어지려면 전자공학의 디지털 논리 설계가 꼭 들어가야 하는데, 이는 시스템 설계에 매우 중요한 부분을 차지한다. 그래서 우리는 무인시스템에 디지털 논리설계를 인용해 보고자 ATM ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM

리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11

다운로드 장바구니
xilinx를 이용한 FSM설계

13주차 과제FSM(Finite State Machine) 설계1. 설계 배경 및 목표• State Machine과 Mealy, Moore Machine의 구조에 대해 이해 ... 한다. • 3-state Mealy 상태도의 VHDL Modeling Example을 참조하여 그림 과 같은 4-state Mealy 상태도를 VHDL로 설계한다. • 결과 ... Simulation 파형은 현재 상태와 출력 값을 명시한다는 전제 하 에 자율적으로 표현한다.4-state Mealy 상태도2. 관련 기술 및 이론◊ State Machine - 순차회로

리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
CMOS 회로 실험 22 예비레포트

함으로써 매우 효율적인 논리 회로를 만들 수 있다. 컴퓨터 논리 설계에 다양하게 응용!1) CMOS 회로 구성의 특징상대적으로 높은 입력 임피던스빠른 스위칭 속도낮은 작동 전력 수준 ... ->그렇기 때문에 CMOS 논리 설계라는 새로운 체계가 만들어졌다.2) CMOS의 응용-CMOS 인버터회로를 p채널 MOSFET과 n채널 MOSFET을 이용해 구성하면 효율적인 ... 실험22CMOS 회로0. 목 적Electrical Engineering Major, Kyonggi UniversityCMOS 회로에서 DC와 AC 동작상태를 측정한다.1. 실험장

리포트 | 2페이지 | 1,000원 | 등록일 2011.04.10

다운로드 장바구니
판매자 표지

대우조선해양(설계) 자기소개서,대우조선해양합격자소서,대우조선해양(설계파트)공채입사지원서,대우조선해양(설계팀)채용자기소개서자소서,대우조선해양자소서항목

회로 A+회로이론 B-창의공학설계실험 A+고갈되어가는 에너지 자원확보는 미래의 또 다른 핵심산업이라고 생각합니다. 특히 해양자원에 대한 끊임없는 관심은 이를 시추하기 위한 선박발주 ... 에 조금이라도 관련이 있는 창의공학설계와 같은 실험수업 들을 위주로 충실히 들으려고 노력했습니다. 제가 만약 대조양에 입사를 하게 된다면 선박과 해양구조물의 혈관과도 같은 전기를 설계 ... 의 설계를 위해 끊임없이 노력할 것입니다.2. 귀하께서 수강했던 전공(필수 또는 선택) 과목 중 가장 관심 있었던 3과목의 취득평점과 그 이유를 기술하십시오. ( 800자 이내 )논리

자기소개서 | 4페이지 | 3,000원 | 등록일 2013.09.16

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
(논리회로실험)Basic Gates입니다.

-input NOR Gate A = 0, B = 0, C = 0 일 때의 결과 >* 실험 과정에 쓴 대로 회로를 구성하였다. A = 0, B = 0의 입력 값을 넣고 각각 OR ... 과도 일치한다.2) 실험 고찰이번 실험은 Logic Gates를 이해하고 Logic 회로 구성 법칙(Boolean equation, DeMorgan의 법칙)을 이해하는 실험이 ... < 실험 1. Basic Gates >1) 실험 과정 및 결과* 실험 1) 3-input And Gate 구성< 3-input And Gate Logic diagram >* 실험

리포트 | 12페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
Counter 응용 회로 설계

Counter 응용 회로 설계1. 설계 목적2. 관련 이론3. 회로도4. 소요 부품5. 역할 분담 및 제작 일정목 차설계 목적count 및 shift register 및 게이트 ... 7447 2개 3개 1개 7400 1개회로 설계유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 스위치-토글 스위치완성된 모습유지형 수동 ... M/V 구형파 발생 타이머 시간 설정 2개의 전압 비교기 플립플롭유지형 수동 스위치-토글 스위치회로도1의자리10의자리BELL 작동채터링 방지 회로타이머5V 출력74192 2개

리포트 | 16페이지 | 4,000원 | 등록일 2010.05.26

다운로드 장바구니
[VHDL]실험10. 4bit 가산기

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목104bit 가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)조합논리회로는 비교적 설계하기 쉬운 회로이며, 출력은 단지 현재의 입력 값에 의해서만 결정된다. 이를 위하여 우리는 입력 신호에 따른 출력을 열거해 주 ... 을 유도하는 방법들을 완벽하게 갖추고 있기 때문에 우리가 해야 할 일은 회로 설계에 있어 회로의 동작을 이해하기 쉽고, 관리하기 쉽게 표현할 수 있는 방법과 알고리즘 개발에 있

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
전자공학실험1 예비(7장)

를 통해 전송하는 방법을 이해한다.내용디코더 : n비트 입력의 코드 체계를 최대출력 단자에 다른 코드 체계로 변환하는 논리회로1. Binary Decoding : 74139 dual ... 라 한다. 이는 n-to-n decoder에서 인에이블 단자를 입력으로 하고 n code 입력을 선택단자로 한 논리 회로와 같다.(진리표)(MUX와 Demux를 이용하여 한 bus ... 전자공학실험1- 예비보고서 -[7장. 디코더와 멀티플렉서]( 개 정 판 )실험 7. 디코더와 멀티플렉서목적디코더와 디멀티플렉서의 기능과 동작원리, 7-segment 디코더의 동작

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
논리회로2

. 설계 준비물7. 설계 7 세그먼트 회로 설계7. 설계 카르노맵 구하기7. 설계 카르노맵을 이용한 논리회로도 구하기7. 설계 실험결과7 설계 논리회로를 적용한 신호등출처 : 디지털 ... 논리회로목차 수의 체계 부호의 코드화 기본 논리 회로 부울식의 간략화 조합 논리회로 순차 논리회로 설계1. 수의 체계 2 진수 (Binary Number) 디지털 시스템 : 2 ... ) 자판기나 간판 , 계산기 등의 조건적 , 논리적 사고가 필요할 때 사용되어지는 논리회로 대표적 실용사례7. 설계 7 세그먼트 (seven segment)7-segment 설계7

리포트 | 73페이지 | 3,000원 | 등록일 2011.07.31

다운로드 장바구니
vhdl을 이용한 카운터 설계

1. PurposeIf문과 When문으로 이루어진 3비트 up/down 카운터를 바탕으로 3비트 binary / gray 카운터를 설계한다. Testbench를 임의로 설정 ... ounter 예제를 참고하여 binary/gray counter을 설계한다. 조건으로는 주어진 entity 및 상태표 및 상태도를 이용하며, testbench는 counter의 특성

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
아주대논리회로실험 1장.basic gates 결과(문답+빵판+고찰)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... + B) + C실험결과와 Boolean equation이 일치함을 확인할 수 있다.실험3.실제 설계바로 이 회로도가 처음에 첨부된 빵판 그림의 오른쪽에 해당되는 결선도다 100% 같 ... 를 사용하여 직접 확인해 볼 수 있었고 같은 IC회로라도 하더라도 배열 및 연결순서를 바꾸면 완전히 다른 논리적인 연산을 할 수 있다는 것을 알았다. 논리회로 처음 실험인데도 많은 어려움을 느껴 다음부터는 예비보고서를 쓸 때 철저하게 예습을 하고 실험에 임해야겠다고 느꼈다.

리포트 | 11페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
xilinx를 이용한 ROM, RAM설계

12주차 과제Memory설계 – ROM, RAM1. 설계 배경 및 목표• ROM과 RAM의 정의와 특성을 이해하고 data type에 대해 알아본다. • Clock의 rising ... edge에서 동작하고 동기 enable기능을 갖는 3X8 ROM을 VHDL로 설계한다(ROM table은 임의로 작성). • Clock의 rising edge에서 동작하고 동기 ... enable, write enable기능을 갖고 4-bit Read/write address와 4-bit 입출력을 가지는 RAM을 VHDL로 설계한다. • 설계한 RAM과 ROM

리포트 | 17페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
설계실습 8. 논리함수와 게이트 결과

이유는 무엇인지 기술하라.- 설계 실습이 잘 되었다. 이번 실험은 논리회로를 구성하여 그 출력을 확인하는 것으로 특별히 영향을 끼치는 외부 요인이 거의 없어 잘 되었다.(4) 무엇을 느꼈는가? 이 설계 실습을 동하여 무엇을 배웠는가? ... 은 결과를 출력하는 논리회로를 설계해보았고 그 결과 같은 결과가 나타남을 알 수 있었다.(2) 설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족 ... 설계실습 8. 논리함수와 게이트1. 설계실습 내용 및 분석(1) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트

리포트 | 3페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
vhdl과 fpga kit을 이용한 디지털 계산기 설계

Statement① Describe what is the problem.4비트 덧/뺄셈기를 설계하여 직접 임의 값을 입력하여 계산을 하여 값이 LCD에 표시하는지 확인한다. 덧셈

리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

다운로드 장바구니
판매자 표지

2016년 하반기 sk텔레콤 자기소개서

설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우 ... 이 조급해지기만 했습니다. 무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일 ... 을 VHDL설계 하는데 투자를 했지만 완성을 못하고 다른 시험공부도 못한 것이 바보 같았습니다. 다른 팀의 발표를 보니 정말 간단한 게임을 만들었지만 완벽하게 발표를 했

자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

다운로드 장바구니
판매자 표지

디지털 논리를 이용한 신호등 제작

디지털논리회로실험◆실험 목표◆-디지털논리회로실험시간에 배운 내용을 토대로 교통신호 제어기를 만든다.-신호등의 점등시간은 주도로와 부도로 녹색등 8초, 황색신호등은 2초로 한다. ... 했다. 분명 사온 부품이었기 때문이다. 그렇게 신호등 그레이코드 완성하는데 2주를 보냈다. 시간이 촉박했고 카운터를 설계해야했는데 도무지 감이 안잡혀 디지털논리회로 책도 뒤지고 도서 ... 면 신호등은 MG' 와 SR'→ MY' 와 SR'→ MR' 와 SG'→ MR' 와 SY' 순서로 점등된다.이를 토대로 교통신호등을 설계한다.최신디지털공학실험 13장 디멀티플렉서

리포트 | 12페이지 | 5,000원 | 등록일 2011.11.02

다운로드 장바구니

이전10개 73 74 75 76 777879 80 81 82 다음10개

파워링크

신청하기