"Array연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4bitfulladder c언어스케치 two stage op amp 프로그래밍언어론 졸업작품 컴퓨터 구조

판매자 표지는 다운로드시 포함되지 않습니다.

"Array연산" 검색결과 141-160 / 550건

마이크로프로세서+6주차+결과보고서-실습8 Timer를 이용한 디지털 시계

ATmega128 마이크로컨트롤러를 이용한 타이머를 구현하여 디지털 시계의 기능을 설계해본다. Array-FND 모듈에 마이크로 컨트롤러 출력 포트를 연결하고, 클럭을 이용하여 일정 ... 1111로 해놨는지 모른다. 아무렇게나 해도 상관없다.● 퍼센트 연산 % 의 의미 : 나머지를 리턴하겠다.● 나눗셈 연산 / 의 의미 : char라는 것을 사용하기 때문 ... _S가 짝수다. 강조를 위해서 닷만 해놔도된다.3. 실습8 코드 분석1. 포트연결 :1)포트E 의 PE0 ~ PE7 은 8핀케이블로 ARRAY FND의 A ~H 까지 연결.2)포트G

리포트 | 9페이지 | 2,000원 | 등록일 2020.01.02 | 수정일 2020.11.12

다운로드 장바구니
8주차 예비보고서- 디지털 시스템 설계 및 실험

) 2n-Word × 1-Bit RAM IC4) Cell Arrays and Coincident Selection- RAM의 기능1)WriteRAM에 데이터를 저장하는 기능이다. 클럭 ... 습니다. 조건식 내에는 다양한 연산자를 사용할 수 있습니다.2) Always 문순차회로는 입력 뿐만 아니라 현재 상태에 따라 값이 다르게 나올 수 있는 회로입니다. 순차회로는 현재 상태 ... . 논리. 조건 연산식을 사용할 수 있습니다.실험방법플립플롭을 여러 개 사용하면, 레지스터를 만들 수 있고, 또 레지스터를 여러 개 사용하면 메모리를 만들 수 있다. 이번에는 16

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
개발자 직무 정리 자료(서버, 백엔드)

+ 등 concat 연산 시 원본을 변경하지 않고 새로운 String 인스턴스를 생성해야 하는 단점이 존재한다. 하지만 JDK 1.5 이후부터는 컴파일 타임에 StringBuilder ... 로 변경한다고 한다.StringBuilderString에서 + 등으로 문자열 등을 concat하는 연산이 많은 경우 사용하는것이 좋다. 기존 String 문자들을 concat ... 을 설정할 클래스가 직접 상속해 compareTo 메소드를 오버라이딩 해야 하며, Comparator는 직접 구현해서 Arrays.sort 같은 정렬 메소드에 인자로 넘겨 정렬 기준

자기소개서 | 11페이지 | 3,000원 | 등록일 2019.11.19

다운로드 장바구니
청운대학교 인천캠퍼스 글로벌경영학과 정보처리론 기말고사 정리자료

지 않으면 텍스트로 인식※ 수식은 셀주소를 이용하는 것이 효율적임(셀의 값이 변경될 경우 자동계산됨)※ 산술연산자끼리도 우선순위가 있음, 괄호가 있는 경우 항상 먼저 연산됨, 같 ... 은 연산자의 경우는 좌측에서 우측 방향으로 연산됨우선순위연산자종류1콜론(:) → 쉼표(,) → 공백()참조연산자2백분율(%) → 제곱승(^)산술연산자3곱하기(*) → 나누기(/)4더 ... 하기(+) → 빼기(-)5>, >=, 대한민국4) 참조연산자: 연속적인 셀의 범위를 설정 =SUM(A1:A3), 복수개의 셀 점위를 설정 =SUM(A1,B2)공백() 두 참조영역

시험자료 | 24페이지 | 1,500원 | 등록일 2020.07.18

다운로드 장바구니
마이크로 프로세서 ( 어셈블러 ) 소스 - 1차

, TABLE[DI] ; AL레지스터에 더하기 연산 - 배열표시INC DI ; DI레지스터 증가CMP DI, 9 ; DI가 9와 같을 때까지 비교JBE LOOP1MOV SUM, AL ... (베이스 주소)는 기호 ARRAY에 저장되어 있다. 이 2차원 배열에 있는 값을 모두 합산하여 SUM에 저장하는 프로그램을 작성하라.MAIN SEGMENTASSUME CS:MAIN ... , DS:MAINMOV AX,CSMOV DS, AX ;CS와 DS 세그먼트의 첫 시작 주소 동일하게 설정LEA BX, ARRAY ;ARRAY의 주소를 전달MOV AX, [BX

리포트 | 3페이지 | 1,000원 | 등록일 2019.08.05

다운로드 장바구니
기수정렬 보고서

데이터들 간의 상대적 순서는 보존되어야 한다.) 시간 복잡도는 O(dn)이다. (d는 가장 큰 데이터의 자릿수) 기수 정렬은 비교 연산을 하지 않으며, 무엇보다도 전체 시간 복잡도 ... 성 때문에, 부동소수점 실수처럼 특수한 비교 연산이 필요한 데이터에는 적용할 수 없지만, 사용 가능할 때에는 매우 좋은 알고리즘이다.입력한 수열은 몇 개의 키로 분류된다. 예를 들 ... []){int i;srand(time(NULL));printf("Random array : \n");for(i=0; i < NU; i++){arr[i] = (rand() % 999) + 1

리포트 | 17페이지 | 5,000원 | 등록일 2019.06.22

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND ... 를 통해 확인하고 실제 FPGA보드에 출력해 확인하는 방법을 숙지하고 실험하였다. HDL에서 각 연산자 표기와 모듈과 인스턴스, 포트 그리고 테스트벤치의 의미를 숙지하고 FPGA 보드 ... 별로 연산자를 달리해 게이트의 기능을 작성하고 각 게이트를 테스트벤치를 통해 실현하는 과정을 통해 회로를 복잡하게 구성하더라도 0,1의 입력을 테스트 벤치를 작성할 때 시간에 따라

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4 ... . 관련이론● Verilog 문법 (연산자)연산자는 산술 연산자, 관계 연산자, 논리 연산자, 시프트 연산자 등이 있으며 값을 연산하는 것에 사용한다. 산술 연산자는 크게 단항 연산자 ... 와 이항 연산자로 나뉜다. 단항 연산자는 + 와 - 가 있다. + 로 양수를 나타내고, - 로 음수를 나타내는 부호 역할을 한다. 이항 연산자는 +, -, *, /, % 가 있

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

Succeeded가 나타난다.장비에서 동작을 확인한다.3. 실험 결과3.1. In-Lab 과제1) 출력 값을 FND와 FND Array에 표시하는 4비트 카운터의 소스코드를 작성 ... 하시오.[사진 5] FND와 FND Array에 결과를 출력하는 4비트 카운터 소스코드[사진 6] FND와 FND Array에 결과를 출력하는 4비트 카운터 입출력 맵핑[사진 7 ... ] FND와 FND Array에 결과를 출력하는 4비트 카운터 테스트 벤치[사진 5]의 소스코드는 결과를 FND와 FND Array(7-세그먼트)에 출력하는 4비트 카운터

리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서

Experiment the Shift register, FPGAFPGA (Field-Programmable Fate Array) Board3. 소자 및 장비4. 관련이론 ... - FPGA (Field-Programmable Fate Array)? 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자? 바둑판처럼 규칙적인 구획을 가진 배열 (Array ... )을 프로그래밍? Filed(사용자)에서 프로그래밍이 가능한 Gate array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장

리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

은 얼마인가? 전체 병렬 전송시간은 얼마인가?직렬 8μs , 병렬 1μs14. 클럭의 주파수가 3.5 GHz이면 주기는 얼마인가? T=1/f=0.286ns1-3절 기본 논리 연산15 ... 로 구성된 복합 프로그램 가능한 논리소자이다. 4개의 논리 배열 블록(logic array block, LAB)과 프로그램 가능한 상호 연결 배열(programmable ... interconnection array, PIA)로 구성되어 있다.(c) FPGA Field-Programmable Gate Array의 약자로, CPLD와 내부 구조는 다르지만 복잡한 회

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
[백석대학교] 자료구조론 수시고사 요약

참조 연산자 사용중첩 레코드(2) 고정 길이 레코드를 이용하여 가변길이 레코드 표현고정 길이 레코드 구조 안에 중첩 레코드를 삽입함으로써, 가변 길이 레코드 부분을 추가할 수 있 ... 연산 필요하다는 단점) 나 원형큐(f/r이 같으면 overflow)가 필요*배열이란?동일한 데이터 형을 갖는 원소들이 2차원 장방형 구조에 놓여 있는 집합체로 인덱스와 값의 쌍 ... 연산은 대응되는 포인터의 값이 증가만 된다. 감소 안됨데이터 구조란?컴퓨터 내부에 데이터를 저장하는 방식기초데이터 : 정수형,문자형,실수형,논리형협의 데이터 구조단순 형태: s

리포트 | 9페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.05.12

다운로드 장바구니
전전설 실험2 Final Project 다기능 계산기(Verilog Calculator)

(Abstract) >지금까지 배운 내용을 바탕으로 사칙연산이 가능한 계산기를 만들어본다. 가능하면 다양한 추가기능도 추가해서 만든다.IntroductionPurpose of ... : Input_Data_2의 1의 자리수 … Input2_d : Input_Data_2의 1000의 자리수추가기능1 : FND Array사용 – reg_Data 표현reg_Data정보 ... 를 Data_Input_1과 Data_Input_2에 넣는데, 입력되는 정보의 값을 알기위해 FND_Array를 통해 표현을 할 수 있도록 하였다. 앞에서 정의한 reg_Data

리포트 | 35페이지 | 20,000원 | 등록일 2018.11.10 | 수정일 2024.03.12

다운로드 장바구니
판매자 표지

'엑셀' 내용 요약정리(엑셀의 기본구성, 기능 사용법 등) 정보처리와 프레젠테이션 과제

: 그 데이터를 구한 수식들이 나옴 (좌표들끼리도 연산가능)※ 상태 표시줄: ? : [기본보기]? : [페이지 레이아웃 보기]③ : [페이지 나누기 미리 보기]: 문서를 출력할 때 ... 에 이름 정의: 셀 주소 대신 이름 입력 or ‘이름상자 목록 버튼’ 클릭해서 이동가능,이름을 입력해서 연산가능- A1셀로 항상 이동: Ctrl + Home◆ ? ‘근처 셀’로 이동 ... 사용. 곱할 숫자가 연속적으로 많을 경우.- SUMPRODUCT: 곱한 값들을 더함 (*배열×배열) → Array1,2,...-----------------------------

리포트 | 17페이지 | 4,500원 | 등록일 2020.03.06

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

inverts B’bits.?Multiplier ? Array style*Can build multiplier that mimics multiplication by hand-Notice ... 경우는 뺄셈 연산이기 때문에 A ? B를 실행하기 위해 B의 전체 bit을 반전시킨다. 이때는 sw[16]이 cin으로 연산되어 들어가기 때문에 1을 더해줄 필요가 없다. S의 경우 ... ) SimulationA에 3을 인가하고 B에 ?4를 인가한 뒤 더한 값을 띄운다. 즉, 3 + (-4) = -1A에 4값을 인가하고 B에 3값을 인가한 뒤 뺄셈연산을 한다. 즉, 4 ? 3 = 1

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥그래밍 할 수 있어 프로그래밍 하기 편한 반면, 동작속도와 집적도가 좀 저하된다. PLA 회로도- PAL(Programmable Array Logic) HYPERLINK \l ... 한다.따라서, 데이터 수정이 되지 않는 단점을 보완하기 위해 GAL(Generic Array Logic)가 존재한다. 간단하게 표시한 PAL 회로도- CPLD(Complex ... 예로 실험 5와 같은 경우는 4개의 full adder를 연결해야 하는 실험이다. 실제로 수행하는 연산은 4-bit의 add이지만 이를 위해 이 실험은 기본 breadboard

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
클라우드 시스템에서 해양수치모델 성능 최적화 (Performance Optimization of Numerical Ocean Modeling on Cloud Systems)

을 활용하여 초당 부동소수점 연산횟수 처리능력과 및 STREAM 벤치마크를 활용하여 다중 노드들로 구성된 수치모델용 클러스터의 메모리처리성능을 평가하고 비교하였다. 이러한 평가내용 ... tructure of the ocean numerical model, which processes input/output of data in a multidimensional array s

논문 | 17페이지 | 무료 | 등록일 2025.07.13 | 수정일 2025.07.20

다운로드
인공지능(AI) 반도체기술의 부상배경과 관련 기업의 기술개발 현황 그리고 향후 기술개발을 위한 시사점

들도 인공의 코어를 탑재하여 대규모 데이터 연산 시 CPU 대비 성능이 우수함- FPGA(Field-Programmable Gate Arrays): 회로 재 프로그래밍을 통해 용도에 맞 ... 이만 방식의 인공지능 전용 반도체로 연산처리, 저장, 통신 기능을 융합한 가장 진화한 반도체 기술[그림 2] 인공지능 반도체의 기술 범위2. 인공지능 반도체의 부상 배경과 GPUAI ... 은가. GPU게임 산업의 3D 그래픽 등을 처리하기 위해 개발되었으나 대규모 데이터의 연산을 효율적으로 처리하는 병렬처리 기반 반도체로 각광을 받으면서 인공지능 구현을 위한 핵심

리포트 | 19페이지 | 3,300원 | 등록일 2019.08.08

다운로드 장바구니
그래픽카드 발표용 ppt

출력부 등이 조합된 것이다 . 3. CPU 의 명령 하에 이루어지는 작업 현황을 모니터에 출력하고 3D 게임 구동시 3D 연산과 결과물을 화면에 그려주는 장치이다 . 4 . 그래픽 ... 카드는 비디오 카드 , VGA(Video Graphics Array), 그래픽 어댑터 등 다양한 명칭으로 불리우고 있으며 이 중 ( 가장 많이 쓰이는 명칭은 그래픽 카드와 VGA ... 이 필요한 3D MAX, AUTO CAD 등에도 좋은 그래픽 카드의 성능이 필요함 . ( 그래픽 카드 없이 CPU 가 다 연산하게 된다면 , 병목현상이 일어날 수 있

리포트 | 46페이지 | 2,000원 | 등록일 2019.04.07

다운로드 장바구니
Design Flow of a Digital IC 요약

하는 조건을 만족시키기 위해 최적의 아키텍처(HW resource array)가 경험적(heurisric)인 알고리즘을 사용하여 '탐색'된다.- 탐색을 통해 아키텍처가 결정 ... 레지스터 할당도 이루어진다.- 마지막으로 공통 하드웨어에 CDFG의 다양한 연산을 연계시키는 ‘바인딩’을 수행한다. 이때 리소스의 공유는 MUX와 De-MUX를 통하여 이루어진다

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기