"Array연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4bitfulladder c언어스케치 two stage op amp 프로그래밍언어론 졸업작품 컴퓨터 구조

판매자 표지는 다운로드시 포함되지 않습니다.

"Array연산" 검색결과 121-140 / 550건

신호부각에 의한 신호 부공간 회전을 이용한 광대역 인코히어런트 신호의 공간 스펙트럼 추정 (Spatial Spectrum Estimation of Broadband Incoherent Signals using Rotation of Signal Subspace Via Signal Enhancement)

하는 반면에 제안된 방법은 전혀 초기 추정각을 필요로 하지 않는다. 이 방법의 연산과정은 먼저 신호부각 방법에 의하여 중심주파수에서의 신호 부공간을 추정한 다음 신호 부공간 회전 방법 ... linear array. The proposed method dose not require any initial estimates for finding the

논문 | 8페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
소형 밀리미터파 추적 레이더를 위한 광대역 신호처리 기술 연구 (Research on Broadband Signal Processing Techniques for the Small Millimeter Wave Tracking Radar)

-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter ... ), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하 ... applying the high-performance FPGA (Field Programmable Gate Array) and ADC (Analog-to-digital converter

논문 | 7페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
고속 컴퓨터 집적 영상 복원 방법을 이용한 비선형 3D 영상 상관기 (Nonlinear 3D Image Correlator Using Fast Computational Integral Imaging Reconstruction Method)

복원 방법을 사용하여 목표 평면 영상과 기준 평면 영상들이 복원된다. 복원된 기준 평면 영상과 목표 평면 영상들 간의 비선형 상호상관을 통해 인식을 수행한다. 비선형 상관 연산 ... are picked up by lenslet arrays. Using these elemental images, reference and target plane images are

논문 | 7페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
유한한 두께를 갖는 평판 상의 주기적 슬롯이 배열된 다중스크린 구조의 전자파 모드 해석 (Electromagnectic Modal Analysis for the Multiscreen Structure with Periodic Slot Array Including Conductor Thickness Effect)

마이크로웨이브 도파관처럼 볼 수 있어, 모드 해석 방법으로 각 불연속면에서 산란행렬을 구하고 도파 구간에는 전송 산란행렬을 구하여 직렬 연산하여 다중스크린의 전체 산란행렬을 계산 ... multiscreen structure with periodic slot array with including conductor thickness effect is presented. The

논문 | 9페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
해상용 전 디지털 다기능레이다 트레이닝을 위한 모의신호발생장치의 시스템 설계 및 실시간 구현 (System Design and Real-time Implementation of Simulated Signal Generator for Naval Full-Digital Multi-Functional Radar Training)

결과를 실시간으로 생성하기 위한 CPU와 FPGA의 기반의 시스템 구조와 고정소수점 연산, 실시간 채널 노이즈 생성 방법 및 실시간 빔형성 구조를제안하고 그 결과를 제시 ... 하였다. Recently, shipborne radars are being developed into fully-digital Active Electronically Scanned Array

논문 | 10페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
천정형 배열 마이크를 이용한 강의용 광역 마이크 시스템 (Wide Coverage Microphone System for Lecture Using Ceiling-Mounted Array Structure)

기(Correlator)의 연산 범위를 82% 이상 줄였으며 출력 지연은 지연 적응 필터로 개선하였다. While the multimedia lecture system has been ... holding in hand or attaching on the body. In this paper, we propose a ceiling mounted array microphone

논문 | 10페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
다중 DSP 프로세서 기반의병렬 수중정합장처리 알고리즘 설계 (Design of Parallel Algorithms for Conventional Matched-Field Processing over Array of DSP Processors)

에서 성능분석과 함께 최적의 병렬처리 솔루션을 제안한다. 각각의 병렬 알고리즘은 특정한 도메인에서 주어진 계산량을 분산시키며 이를 통한 속도향상을 추구한다. 필요한 연산량과 형태 ... omplexity algorithm, CMFP shows scalable parallel performance on the array of DSP processors. The impact on

논문 | 8페이지 | 무료 | 등록일 2025.06.24 | 수정일 2025.06.27

다운로드
저가형 DSP를 사용하는 FMCW 레이더 신호처리부의 효율적 구현 방안 (Efficient Implementation of FMCW Radar Signal Processing Parts Using Low Cost DSP)

로 구현하기 위한 효율적인 방안들을 제안한다. PWM기반의 아날로그 변환, 계산 량을 줄이는 근사화 기법, 효율적인 벡터연산 등을 제안하고 구현하였다. 구현된 신호처리 보드는 1 ... competitive cost, FMCW radar has been researched to adopt a phased array or a multi-beam antenna

논문 | 8페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
고속 FPGA 구현에 적합한 효율적인 정수 나눗셈 알고리즘 (An Efficient Integer Division Algorithm for High Speed FPGA)

본 논문에서는 메모리와 곱셈기가 내장된 고속 FPGA(Field Programmable Gate Array)에서 효율적으로 구현할 수 있는 정수 나눗셈 알고리즘을 제안 ... 하였다. 제안된 알고리즘은 메모리를 이용한 Look-up Table(LUT)과 곱셈기를 사용하여 반복 계산 (Iteration)구조로 FPGA의 자원을 최소화할 수 있으며 반복연산 횟수

논문 | 7페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
GPU Instancing과 DXF 데이터 캐싱을 통한 디지털 트윈 소프트웨어 성능 개선 (Performance Improvement of Digital Twin Software through GPU Instancing and DXF Data Caching)

지만, 소켓 위치 데이터의 반복적 입력 및 계산과 소프트웨어 최적화 여부에 따라 PC 리소스 소모가 증가하여 FPS 저하와 연산 부담이 발생한다. 이러한 문제를 해결하기 위해 본 연구 ... transformation matrix arrays, which are rendered using a single draw call GPU instancing technique

논문 | 6페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.06

다운로드
실시간 Dense Disparity Map 추출을 위한 고성능 가속기 구조 설계 (High Performance Coprocessor Architecture for Real-Time Dense Disparity Map)

동작 모드의 선형 배열 프로세서는 행렬 순차수행 방법에 의한 2차원 영상처리에서 전치메모리의 필요를 제거하면서도 연산의 일반성과 고효율을 유지하게 한다. 제안된 하드웨어 구조 ... pipelined mode. Such that the newly devised pipelined linear array processor is optimized for the case of

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
LED 광조사 패턴 변조를 이용한 정량적 등방성 위상 영상 이미징 (Isotropic quantitative phase imaging using three-phase cosine-modulated LED illumination)

을 해결하기 위해 새로운 LED 기반 광조사 패턴을 제안한다. 이 방법은 방위각에 따라 코사인으로 변조한 패턴을 사용해 광세기 영상을 취득하고, 광모델 기반 연산을 통해서 공간주파수 ... -efficient, and can be easily implemented with an LED array. In this paper, we present a detailed

논문 | 7페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
비트연산자와 입력 위치 선택이 가능한 XAT(XOR-AND Transpose)-PUF에 관한 연구 (A XOR-AND Transpose Physical Unclonable Function That Allows Selection of Bitwise Operators and Input Positions)

로 입출력의 구조를 선택하고 비트연산자를 선택할 수 있는 XOR-AND Transpose-PUF(XAT-PUF)와 이를 멀티 비트 구조로 구현한 Multi Combination ... -XAT(MC-XAT)구조를 제안한다. 실험을 통해 제안하는 구조는 머신러닝 공격 방어 성능 개선율에서 Multi Array-Selected Bit-line Current-PUF(MA

논문 | 10페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더 (Trace-Back Viterbi Decoder with Sequential State Transition Control)

의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있 ... implemented with a simple pipelined structure with systolic array type architectue. The

논문 | 12페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
디지털시스템실험 2주차 예비보고서

Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력 ... 용 I/O블록이 있고 내부에 소형 Logic Cell이 매트릭스 모양으로 배열되고 Logic Cell간에 배선영역이 있다. 구조적으로 Gate Array형태를 이루고 있고 이용자 ... 가 직접 프로그램할 수 있다는 의미에서 FPGA(Field Programmable Gate Array)라 불린다.2. Verilog의 배경Verilog는 1985년 Gateway

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
판매자 표지

[system programming] 시스템프로그래밍 실습 과제_정수3개 입력 곱 출력, Factorial 함수를 실행 Function의 프로토타입선언 INVOKE 디렉티브사용 함수호출, esp스택포인터

는 _arrysum.asm수를 화면에 출력하는 _display.asm 을 확인할 수 있다.a-3) 이 함수들 중 더하기 연산을 하는 _arrysum.asm을 수정하여 곱셈이 가능한 연산으로 수정 ... ; mul of the array----------------------------------------------------------------------TITLE Integer ... integers from the user,; stores them in an array, calculates the mul of the; array, and displays the mul

리포트 | 11페이지 | 1,000원 | 등록일 2020.07.07

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

Array, 이용자가 직접프로그램 가능(Field Programmable Gate Array)이다.Basys3 Artix-7 FPGA Board표 [11-1] 논리 연산자 문법연산자 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4. 관련이론● FPGA란?1985년 미국 Xilinx사에서 최초로 개발

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
방통대 ) 2020년) 출석 대체 ) C 프로그래밍

, int *year, int *month, int *day) {//주민번호 7자리를 정수로 바꾸기 위해 크기가 7인 int array를 정의int resident[7]; /*아래 for ... , else와 논리 연산자 or(||)을 사용했습니다.if (resident[6] == 1 || resident[6] == 2 || resident[6] == 5 ... () {//3명의 학생을 받기 위해 크기가 3인 구조체 array 선언struct Student stud[3];//for 문을 위한 변수 선언int i;printf("3명의 학생

방송통신대 | 8페이지 | 5,000원 | 등록일 2020.05.23 | 수정일 2020.06.13

다운로드 장바구니
방통대 ) 2020년 c 프로그래밍 대체과제

번호 7자리를 정수로 바꾸기 위해 크기가 7인 int array를 정의int resident[7];//아래 for문에 사용할 변수 선언int i;//아래 for문에서 문자열로 정의 ... ] - '0';}//주민번호 7번째 자리를 이용해 100년 단위를 구분합니다.//if, else if, else와 논리 연산자 or(||)을 사용했습니다.if (resident[6 ... - '0';if (i % 2 == 0)return 0;elsereturn 1;};int main() {//3명의 학생을 받기 위해 크기가 3인 구조체 array 선언struct

방송통신대 | 8페이지 | 5,000원 | 등록일 2020.05.10 | 수정일 2020.06.13

다운로드 장바구니
서울시립대학교 전전설2 8주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

array 를 제어하기 위하여 다음과 같은 선언부 및 변수를 가지는 모듈을 디자인 하시오. (추가로 필요한 변수들은 각자 정의하여 사용)실습 3에서 작성한 fnd_decoder ... 의 경우는 FND array 에 “-137” 출력)Module instance로 활용하기 위해서 FND_decoder라는 module을 만들어주었다.(이 module은 숫자의 입력 ... 에 ent signed binary 입력을 받아서 이를 decimal 로 변환하여 FND array에-128 ~ 127 로 표현 하는 모듈을 디자인 하시오.

리포트 | 30페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.25

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기