"Array연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4bitfulladder c언어스케치 two stage op amp 프로그래밍언어론 졸업작품 컴퓨터 구조

판매자 표지는 다운로드시 포함되지 않습니다.

"Array연산" 검색결과 161-180 / 550건

인하대학교 디지털시스템설계 project (verilog)24bit Booth multiplier design

encoder(Radix-4), Wallace tree, Carry Save Array(이하 CSA), Carry Lookahead Adder(이하 CLA), Pipeline이 ... 구조에서 Carry Save Array보다 진화된 덧셈의 반복형태 구조이다. 입/출력선만 바꾼 것이 아니라 adder의 배치를 tree형태로 바꾼 것이다. 본 프로젝트에서는 3 to ... 2CSA 혹은 4 to 2CSA 별로 묶어서 이를 tree형태로 표현할 것이다- Carry Lookahead Adder(CLA) : 다수bit의 덧셈연산에서 Carry의 path

리포트 | 53페이지 | 5,400원 | 등록일 2017.01.06

다운로드 장바구니
[전자회로실험] 가변이득 증폭기 / 아날로그 능동필터 예비레포트

+전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 제목? 가변이득 증폭기? 아날로그 능동필터2. 실험 개요? 연산 ... 하는 필터로 사용됨을 실험을 통해 확인한다.? 본 실험에서 연산증폭기와 저항, 커패시터를 이용하여 active-RC 아날로그 필터를 구성하고 주파수 특성을 측정한다. 3dB 주파수대역 ... 에 수동소자 열(array)을 선택적으로 on/off 시켜 입력과 귀환 노드의 수동소자 비를 변화시킴으로써 이득의 변화를 얻게 된다. 이때 얻게 되는 이득은 수동소자가 저항일 경우

리포트 | 16페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29

다운로드 장바구니
08.우선순위큐

[i]);printf("\n");}16. 정렬되지 않은 배열(array)을 이용하여 우선순위 큐 추상 자료형의 각종 연산들을 구현하여보라.#include #include ... 2. 히프 트리에서 노드가 삭제되는 위치는 어디인가?루트4. 다음에서 우선순위 큐 추상 자료형의 연산에 속하지 않는 것은?특정한 값 탐색하기: 우선순위 큐 ADT의 연산에는 큐 ... 생성, 초기화, 공백상태 검사, 포화상태 검사, 삽입, 삭제, 반환이 있다.6. 히프 연산 중에서 하나의 노드가 삽입되거나 삭제되는 시간은 무엇에 비례하는 가?트리의 높이: 삽입

리포트 | 13페이지 | 1,000원 | 등록일 2018.05.02

다운로드 장바구니
고려대 디지털시스템실험 (9주차 RAM)

Programmable Gate Array)가 있다.RAM의 경우, 전원이 꺼지면 저장한 정보를 잃어버리는 Volatile Memory이며, Magnetic Disk, ROM, Flash ... 에는 다양한 연산자를 사용할 수 있습니다.2) Always 문순차회로는 입력 뿐만 아니라 현재 상태에 따라 값이 다르게 나올 수 있는 회로입니다. 순차회로는 현재 상태를 기억하고 있 ... 은 레지스터 형입니다. 따라서 좌변에는 레지스터 형만 올 수 있으며 생략할 수 없습니다. 우변에는 레지스터, Wire,Parameter 형을 모두 사용할 수 있으며 산술.논리.조건 연산식

리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
인공지능8장

은 에이전트가 작업 수행 시 적절한 응답의 결정에 이용 되어 사용자에게 보여진다.③ 사용자마다 다른 프로파일을 이용하여 개인화의 특징을 갖는다.4. 상태묘사와 연산자를 정의하여 문제를 해결 ... tring, 벡터(vector), 2 차원 배열(tow demensional array), 트리(tree), 리스트(list)등이 있다.계획수립 에이전트는 상태공간 그래프를 이용 ... 모델이 있다. 이는 시뮬레이션을 이용하여 실행된다. 또한 블록 쌓는 에이전트에는 초기상태, 임무, 가정, 스키마 사례가 존재한다.5. STRIPS 연산자의 구성요소를 설명하라

리포트 | 4페이지 | 1,000원 | 등록일 2018.06.07

다운로드 장바구니
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

만털 신호를 얻어내는 것이다.샘플링 주기가 짧을수록 원래의 신호를 더 잘 복원한다. 그러나 반대로 샘플링을 위해 더 많은 연산을 해야 하므로 샘플링 비용이 증가하고 이에 따른 부담 ... 럼필요가 없으며, 외부의 논리적인 특성만을 고려하면 된다.각 게이트는 특정한 논리적인 연산을 수행하고 원하는 디지털 회로를 구성하기 위하여 한 게이트의 출력(output)을 연속 ... MOSFET 드레인 사이에 연결한 집적 회로의 구조이다.MPU (Micro Processor Unit)컴퓨터의 CPU(중앙처리장치)를 LSI화한 것으로 레지스터, 연산회로, 제어회로

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
가변 이득 증폭기(예비 레포트)

1. 실험 제목 : 가변 이득 증폭기2. 실험 목적 : 연산 증폭기를 이용한 회로 중 하나인 vga에 대해 알아본다. 피드백 저항을 가변저항으로 연결하여 입력 저항에 대한 이득 ... (array)을 선택적으로 on/off 시켜 입력과 귀환 노드의 수동소자 비를 변화시킴으로써 이득의 변화를 얻게 된다. 이때 얻게 되는 이득은 수동소자가 저항일 경우에는 귀환 저항

리포트 | 9페이지 | 1,000원 | 등록일 2018.12.15

다운로드 장바구니
인하대학교 토목공학과(사회인프라공학과) 수치해석 보간법(Visual basic)

1. 모든 입력자료(input data)의 좌표를 만족하는 다항식의 임의 위치 에서 함수 값 를 근사적으로 계산하기 위한 보간법(interpolation) 연산 프로그램 ... program)을 사용하여 프로그램을 체계화하고, 자료입력 Sheet에서 입력된 자료는 module에 광역변수로 선언된 동적배열(array)에 저장한다.②자료입력 Sheet에서 동적

리포트 | 6페이지 | 2,000원 | 등록일 2017.01.23 | 수정일 2024.01.16

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

ubjte array, 필드 프로그래머블 게이트 어레이)는 Hyperlink "https://ko.wikipedia.org/wiki/%EC%84%A4%EA%B3%84_%EA%B0%80 ... Arrays)라고 불리는 재프로그래밍 가능한 칩이 들어가 있다. FPGA는 더 좋은 빙 검색결과를 제공하는 핵심 기술로, 여기서 스코어링하고 필터링하고 순위를 매긴 후 빙에서 들어오 ... 는 텍스트, 이미지 쿼리와의 연관성을 연산한다.캐터펄트 v2는 방대한 컴퓨팅 리소스에 접속할 수 있도록 해 FPGA의 가용성도 확장한다. FPGA는 D램, CPU, 네트워크 스위치 등

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
인하대학교 전자공학과 전자회로실험2 결과보고서 Atmega 개발 환경 & GPIO

) 아웃풋을 나타낸다. 그래서 포트 B는 인풋, 포트 F는 아웃풋을 담당한다. &은 비트연산자로서 포트내 8개 핀들은 각각 비트라고 생각할 수 있다. 0x01은 2진수로 00000001 ... 을 나타내므로 포트B의 1번 핀(비트)에 HIGH가 인가된 경우 연산자가 1을 반환할 것이다 그리고 그것을 비교연산자로 1과 비교하면 1이 출력되어 PORTF에 HIGH가 인가될 것 ... functions for busy-wait delay loops#define SIZE 15int main(void){int i=0;int array[SIZE]; //크기 15짜리 인트형

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.25

다운로드 장바구니
FPGA(field programmable gate array)과 ASIC

FPGA(field programmable gate array, 필드 프로그래머블 게이트 어레이)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 미리 ... 에서 디지털 연산 태스크를 개발한 후, 컴포넌트 와이어링 방식에 관한 정보를 포함한 구성 파일 또는 비트 스트림에 컴파일한다. 또한 FPGA는 완벽하게 재구성 가능하며 다른 회로 구성

리포트 | 10페이지 | 2,000원 | 등록일 2017.01.02 | 수정일 2017.01.09

다운로드 장바구니
마이크로프로세서+4주차+예비보고서2 인터럽트

의 인터럽트 기능을 이용하여 여러 가지 동작을 구현하는 방법을 알아보며 이의 발생 원리 이해하고 제어 방법을 습득하며 또한 Array FND의 동작 원리에 대해 이해한다.2. 사전지식1 ... 의 데이터시트이다.먼저 SREG는 상태 레지스터로 ALU연산 후 상태와 결과를 표시하는 레지스터로 이 중 7비트에 있는 I가 전체 인터럽트 허용 비트로 이 비트가 1이 되어 있

리포트 | 7페이지 | 2,000원 | 등록일 2020.01.02 | 수정일 2020.11.12

다운로드 장바구니
설계 제안 설계2. CMOS OP AMP 설계

< 설 계 제 안 서 : 설계2. CMOS OP AMP 설계 >< 1. 설계부품 >◆ CD4007 : CMOS Array ICs(3개)◆ Capacitors : 0.1uF (1개 ... ), 10pF (1개)◆ Resistors : 220KΩ(2개), 100KΩ (2개), 1KΩ(1개), 1MΩ (1개), 100MΩ(1개)CD4007 Mos Array pin 구성 ... .설계한 회로의 모든 소자 크기를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.◆ 설 계 이 론- 2단 연산 증폭기? 1. 2단 연산 증폭기에서는 1단 연산

리포트 | 7페이지 | 4,000원 | 등록일 2012.03.11

다운로드 장바구니
[컴활1급 실기 엑셀 총정리]

이다여기에+1을 하면 연산이 가능하며 최종적인 데이터 형식은 숫자형식으로 된다. – 데이터형 변환LEFT(C3,1) + 0 = 숫자데이터★수학통계함수INT 정수화 하는법은 기준값 ... ("♡",9-RIGHT(F3,1))concatenater(값1,값2…)홍,길,동 - 홍길동 여러 개의 값을 이어 붙인다.FREQUENCY(date array, bins array) 빈도수 ... 를 계산할영역으로 블록 지정한 후 Ctrl+Shift+Enter를 눌러야 한다.Date array 구할 범위Binsarray이부분★배열수식★배열수식 예제★사용자정의함수함수를 사용

시험자료 | 19페이지 | 1,500원 | 등록일 2020.07.31 | 수정일 2021.12.21

다운로드 장바구니
[기출 2001년~2017년]정보처리기사 필기 정리

1 과목: 데이터베이스[관계대수]*:관계 데이터베이스에 적용할 수 있도록 특별히 개발된 연산자project / join / division / select조건을 만족하는 릴레이션 ... 의 수평적 부분집합으로 구성하며, 연산자의 기호는 그리스 문자 시그마(σ)를 사용하는 관계대수 연산 (relation에 존재하는 튜플 중에서 선택 조건을 만족하는 튜플의 부분집합 ... 을 구하여...)*① 튜플 관계 해석과 도메인 관계 해석이 있다.② 질의에 대한 해를 구하기 위해 수행해야 할 연산의 순서를 명시해야 하는 절차적인 언어이다. 답: X->Y-> (2

시험자료 | 54페이지 | 5,000원 | 등록일 2018.05.18

다운로드 장바구니
[전남대]운영체제과제 Homework #7

address라고도 한다.)physical address : 물리주소2) What generates each address?논리주소 : 기계어 명령에서 피연산자의 주소나 명령어 주소를 지정 ... number of page faults?만약 n이 1일 때 page fault는 p번(최대)발생할 것이다.7. Consider the two-dimensional array A ... generated by the following array-initialization loops, using LRU replacement and assuming that page frame

리포트 | 5페이지 | 1,000원 | 등록일 2018.08.10

다운로드 장바구니
판매자 표지

[평생교육방법론] 평생교육방법을 사용한 수업계획서 작성

. VLOOKUP 함수를 설명할 수 있다.유인물PPT강의법10◆ 선수 학습을 위해 함수에 활용되는 엑셀 활용에 필요한 사칙연산에 대해 설명한다.- >= : 이상, : 초과, < :미만 ... 2010를 실행 후 VLOOKUP 함수에 대해서 설명한다.1. Lookup_value : 찾는값 설명2. Table_array : 표범위 설명3. Col_index_num : 열 번호

리포트 | 5페이지 | 1,000원 | 등록일 2019.03.06 | 수정일 2019.10.25

다운로드 장바구니
디지털 시스템 실험 Add, Subtractor, Multiplier, Divider 설계 예비보고서

다.새로운 입력값 Ak, Bk와 함께 carry되어 넘어온 Ck 이 세 값으로 합 연산을 한다.그렇게 나온 합 Sk를 출력하고 Carry Ck+1는 다음으로 넘겨준다.4. 4bit ... 와 XOR 연산을 이용하면 뺄셈 연산과 같은 결과값을 얻을 수 있다.5. Multiplier4bit x 3bit Multiplier왼쪽 회로도의 계산식은 위와 같다.위 ... bit 선언한다. z1과 z2를 입력으로 받아Cout으로 출력한다.*/endmodule이번엔 2개의 Full Adder를 이용하여 연산하는 2bit Adder를 작성해보자module

리포트 | 12페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
[서평] R 컴퓨팅 워크북

- %*% 행렬의 곱- solve() 역행렬(3) 배열① 생성- array(1:24, c(3,3,2))- a=c(1:24) dim(a)=c(3,3,2)② 연산- 원소추출: a[1,1 ... et으로 설정, get으로 확인- : 1씩 증가하는 수열(시퀀스) 연산자- base 패키지 7개, recommanded 패키지는 library로 활성화- 도움말 help(mean ... - dim(a)=c(3,3)② 연산- 원소추출: []- apply(a,1,mean): 1은 행, 2는 열- sweep(a,2,colmean,"+"): 열(2)의 값과 콜민을 더해라

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
03.배열

배열(Array): 배열은 여러 개의 동일한 데이터 타입의 데이터를 한번에 만들 때 사용된다.만약 배열을 사용하지 않고 여러 정수를 저장하기 위해서는 저장하려는 정수의 개수 ... 만큼의 변수를 선언해야 한다. 이는 서로 다른 이름으로 저장되어 다른 연산이나 데이터 교환에 있어서 매우 큰 비효율을 초래한다.예를 들어 정수 6개를 저장하기 위해서는 배열을 사용 ... 의 개수를 미리 예측할 수 없는 경우 동적으로 할당 받아 이를 포인터로 연결하여 자료 구조를 구성한다. 잘 아는 예로 아래의 연결 리스트를 구현하는 연산이 있다.typedef s

리포트 | 9페이지 | 1,000원 | 등록일 2018.05.02

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기