"4비트 카운터"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 쉬프터 레지스터 atmega128 프로젝트 7 세그먼트 전자과 졸업작품 카운터 컴퓨터구조 컴활1급 필기 텀프로젝트 회로 졸업작품

판매자 표지는 다운로드시 포함되지 않습니다.

"4비트 카운터" 검색결과 141-160 / 1,738건

컴퓨터구조 CPU설계_Quartus 설계_2024

Decoder에서 D 신호가 되어 나온다. ( D0~D7 )가장 상위 bit는 주소 모드를 나타내는 I bit가 나온다.명령어를 수행할 타이밍은 4-bit sequence counter ... 레지스터는 총 12bit로 되어 있는 레지스터로서 3개의 74LS163을 직렬로 연결하여 설계했다.PC 레지스터는 프로그램 카운터를 의미하며 다음에 실행되어야 하는 명령어가 저장 ... 되기 위한 여러 조건 중 하나만 충족되어도 명령어가 저장된 주소를 쉽게 올릴 수 있기 때문이다.# DRDR 레지스터는 총 16bit로 되어 있는 레지스터로서 4개의 74LS163

리포트 | 17페이지 | 3,000원 | 등록일 2024.06.01

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

: 330Ω 3개, 1.0KΩ 4개4비트 DIP 스위치 1개부품 조사:7486 quad XOR 게이트Connection DiagramTruth Table7400 quad NAND 게이트 ... -플롭Connection DiagramTruth Table7476 dual J-K 플립-플롭Connection DiagramTruth Table[1]4비트 DIP 스위치DIP ... . Enable이 참이 아닐 때에는 마지막 상태가 래치된다. 즉, 데이터 비트를 저장한다. 이 회로는 IC 형태(7475A quad D 래치)로 공급되고 있다. 이 IC에는 4개의 래치

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
정실, 정보통신기초설계실습2 11주차 결과보고서 인하대

: OC : O D : O네번째 클락펄스입력 데이터 : 0LED 점등A : X B : XC : X D : X브레드 보드에 4-bit right shift register를 구성 ... 의 표1은 4-bit right shift register의 동작을 진리표로 나타낸 것이다.DataCPABCD1↑10001↑11001↑11101↑1111표 SEQ 표 ... \* ARABIC 1 : 4-bit right shift register 실험 결과표1은 4-bit right shift register의 기본적인 동작특성이다. Right shift

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
컴퓨터활용능력 1급 필기 2일만에 합격하는 요약자료

EBCDIC코드-8비트(256) z4d4, 대형컴퓨터에서 사용(범용코드)유니코드-2바이트(16비트-65,536), 국제표준코드해밍코드-에러검출 교정가능 *제어장치프로그램카운터 ... 코드BCD코드(2진화 10진)-6비트(64) zone2 digit4, 대소문자 구분XASCII코드(미국 표준)-7비트(128) z3d4, 데이터 통신_아스키 칠칠맞게 통신도 못해 ... hortcut key)F1-도움말 표시(한번만 도움 청함)F2-선택한 항목 이름 바꾸기F3-탐색기에서 파일 또는 폴더 검색_인삼찾기F4-탐색기에 주소 표시줄 목록 표시_사주F5

시험자료 | 7페이지 | 1,500원 | 등록일 2021.04.11 | 수정일 2023.11.24

다운로드 장바구니
서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

. N비트의 SIPO 레지스터는 n개의 클럭이 발생하는 데이터에 의해 병렬 데이터가 결정되며 shift register와 같은 동작을 한다.아래는 4bit SIPO의 예이다.CLRN ... 0 = 1을 계속 input으로 받고 있던 상태였기 때문에 1이 Q1으로 출력된다. 이런식으로 총 4번 clock이 rising하면 네 비트 모두에 1이 출력된다.동기식 계수기 ... 가 용이하고 동작이 빠르다는 장점이 있다. 베릴로그를 통해 계수기를 만들 경우 +, - 연산자를 통해 쉽게 모델링 가능하다. 아래는 8-bit up counter의 코딩 예이

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

. N비트의 SIPO 레지스터는 n개의 클럭이 발생하는 데이터에 의해 병렬 데이터가 결정되며 shift register와 같은 동작을 한다.아래는 4bit SIPO의 예이다.CLRN ... 0 = 1을 계속 input으로 받고 있던 상태였기 때문에 1이 Q1으로 출력된다. 이런식으로 총 4번 clock이 rising하면 네 비트 모두에 1이 출력된다.동기식 계수기 ... 가 용이하고 동작이 빠르다는 장점이 있다. 베릴로그를 통해 계수기를 만들 경우 +, - 연산자를 통해 쉽게 모델링 가능하다. 아래는 8-bit up counter의 코딩 예이

리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

어셈블리언어(시스템프로그래밍) 과제-2 (산술연산과 주소지정방식 사용 프로그램)

darray의 첫 번째 원소의 하위 16비트인 4050이 저장되어 있는 것을 확인할 수 있다. 4. 여러 가지 주소지정방식 사용데이터 선언이 다음과 같이 되어 있다. darray ... 1. 크기가 다른 피연산자에 대한 연산 프로그램 다음 수식을 계산하는 프로그램을 작성하시오. 여기서 val1, val2, val3는 각각 32비트(dword), 8비트(byte ... ), 16비트(word) 데이터로 선언하고, 초기값은 각각 8, -25, 10이다. EAX = -val1 + val2 - val3 + 1- 코드- 코딩 후 어셈블 결과- 출력 결과

리포트 | 15페이지 | 3,000원 | 등록일 2021.11.24 | 수정일 2023.07.10

다운로드 장바구니
판매자 표지

전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점을 제시하고, 구조 및 특징을 제시하시오.

?B)?C, Ci+1=AB(A?B)Ci4) 전감산기전감산기는 세 개의 비트의 뺄셈이 가능하다.가. 진리표XYZDB ... 는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다.1) 반가산기반가산기는 1비트의 2진수 2개를 더해서 합(Sum)과 1비트의 자리 올림수(Carry)를 출력 ... 하는 회로이다.가. 진리표ABSC*************101나. 논리회로다. 논리식S=AB+AB=A?BC=AB2) 반감산기반감산기는 2진수 1자리에서 두 개의 비트를 빼서 차이

리포트 | 8페이지 | 3,500원 | 등록일 2024.01.21

다운로드 장바구니
판매자 표지

Pulse Width Modulation 보고서

에도 사용이 가능하다.4. Timer / Counter1) Counter : 펄스(Pulse)의 개수를 셀 수 있는 단순한 가산기이때 주어지는 펄스가 주기적이라면 카운터는 시간을 측정 ... 하는 장치 로 사용된다.2) 실험에 사용하는 타이머 카운터- Atmega2560의 Timer/Counter 사용- 실험에서 사용용도는 프로그램의 실행 시간 측정 및 파형 생성, 신호 ... 를 사용하기 위해서는 Register Bit를 1001로 설정한다.- OCnx 는 Output compare를 의미한다. Output compare가 성립할때 값을 바꿔 준다

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.07

다운로드 장바구니
쉽게 배우는 AVR ATmega128 마이크로컨트롤러 7장연습문제

은 리셋을 포함해서 35개의 인터럽트 소스를 가진다. 이들 인터럽트는 인터럽트 플래그 비트의 유무에 따라 다음과 같은 2가지 유형으로 구분된다.05. 전역 인터럽트를 인에이블 ... 시키는 레지스터와 그 레지스터 라이트할 값을 쓰시오.- Atmega128은 35개의 인터럽트를 인에이블시키는 비트들이 있다. 그런데, 인에이블 비트만 1로 라이트한다고 해서 인터럽트 ... 가 발생할 때 처리되는 것이 아니고 SREG레지스터의 전역 인터럽트 비트인 I=1로 되어 있어야 한다. 즉, 개별 인터럽트의 인에이블 비트가 1이 되고 SREG레지스터의 I=1로 되

리포트 | 4페이지 | 1,000원 | 등록일 2020.12.06 | 수정일 2021.06.18

다운로드 장바구니
충북대 기초회로실험 쉬프트 레지스터 예비

실험 17. 쉬프트 레지스터(예비보고서)실험 목적(1) 쉬프트 레지스터의 구조와 동작원리를 이해한다.(2) 쉬프트 레지스터를 이용한 카운터의 동작을 이해한다.이론멀티비트를 저장 ... 으로 4비트 우 쉬프트 레지스터를 구성하는 경우Q _{D} ^{n+1} `=`X ^{n} Q _{D} ^{n} `+`X ^{n} Q _{D} ^{n+1}따라서,J _{D} ``=`X ... } ``=`Q _{B`n} ,```K _{A} ``=`Q _{B`n}클럭펄스의 수시 각레지스터 1(4비트 직렬 입력)레지스터 2기 억 치직렬출력DCBADCBAy0t _{n}10111010

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
서강대학교 마이크로프로세서 9주차 실험

bit를 1로 설정했을 때 동작한다.- Prescaler register(TIMx_PSC): 공급되는 clock 신호의 주파수를 16-bit 레지스터인 TIMx_PSC의 내용 ... 1의 ARPE bit의 상태에 따라 이 레지스터의 내용이 UEV 때마다 별도의 버퍼에 저장될 지 여부가 결정된다.Clock 신호, prescaler, auto-reload 레지스터 ... 의 입력 주파수, PSC: 16-bit prescaler register에 저장한 값, ARR: 16-bit autoreload register에 저장한 값, RCR: TIM1

리포트 | 27페이지 | 3,000원 | 등록일 2021.06.30 | 수정일 2022.04.14

다운로드 장바구니
디지털공학 실생활 사례

수정에 중요한 역할을 한다. 예를 들어, QAM과 같은 디지털 변조 방식에서 데이터는 일반적으로 4비트 이상의 기호로 전송되며, 인접한 별자리 점으로 전달되는 비트 패턴이 1비트 ... 간격으로 이루어진다. 디멀티플렉서의 제어 입력에는 카운터가 부착된다. 데이터 신호는 이 카운터를 사용하여 디멀티플렉서 출력으로 보내진다. 모든 비트의 데이터 신호가 저장되면 디 ... .2. 본론2-1. 2진법그림 1. 3진법 반도체와 4진법 반도체컴퓨터에 대한 역사를 배우고 지식을 배울 때 ‘디지털 정보는 0과 1로 모든 것이 이루어져 있다.’라는 이야기를 빼먹

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.12

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 쉬프터 레지스터 결과보고서

까지 불이 하나씩 꺼지는 결과 값을 볼 수 있었다.실험 (5)에 사용된 74164는 8bit SIPO shift register이다. A, B는 직렬 입력 데이터, 출력은 8비트로 각 ... 값을 도출하였다. 실험 (6)의 회로는 JK 플립플롭 4비트 우 쉬프트 레지스터이다. 플립플롭에 기억된 정보를 클럭펄스에 의하여 오른쪽으로 이동시킨다. 즉 클럭펄스 4개가 인가 ... 가 가해진다.(3) 단일펄스를 1개 인가하면 첫 번째 출력이 나온다. 그후 7개의 단일펄스를 인가하여 8개의 출력상태를 기록하라.(Clock의 수 1~8)(4) A를 low로 하

리포트 | 4페이지 | 1,000원 | 등록일 2022.12.22 | 수정일 2024.07.21

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

odeTestbentchPin testbench 시뮬레이션 결과 설계한 4-bit counter의 동작을 확인하는 모습(7) [실습 7] 카운터의 개념을 이용하여 메인 클럭 1MHz 신호를 받 ... 출력 레지스터는 N개의 클럭이 발생하는 데이터에 의해서 병렬 데이터가 결정됨.- Shift register 같은 동작을 함.b. 4비트 직렬입력 / 병렬출력 레지스터- 4비트 ... ) [실습 1] 4비트 병렬 데이터 저장/전송에 대하여 다음의 로직을 이용하여 실습하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4비트

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

곳에 Clock을 넣어주게 되면 DownCounter가 된다.A,B,C,D : 4비트의 Input값을 넣어주는 부분이다.LOAD : Count시킬 때는 이 입력은 High로 주 ... 목록1. 실험 목적2. 배경 이론3. 실험 코드 분석4. 참고 문헌1. 실험 목적이번 실험은 저번 시간에 이어 순차회로 (Sequential Logic Design) 를 설계해 보 ... MachineMoore Machine(2) UpCounter업 카운터(UpCounter) = 계수기에 의해서 카운터 수를 증가해가는 회로 (NAVER 지식백과)UpCounter란 위

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
서강대학교 마이크로프로세서 11주차 실험

)line 40에서는 DMA1_Channel2_CCR 레지스터의 bit 7, bit 5, bit 4에 1을 씀으로써 MINC, CIRC, DIR을 1로 설정한다. 우선 MSIZE[1 ... 한 요소들과 연관 입출력 소자의 DMA 지원을 위한 설정 등을 Program 9.1을 기반으로 파악한다.3. 실험 결과 및 분석그림 1. Program 11.1Step 4: Lines ... ? 그 의미를 reference manual을 통해 확인한다.line 32와 line 36에서 변화가 있다. line 32에서는 TIM2_CR1 레지스터의 bit 2에 1을 씀

리포트 | 7페이지 | 3,000원 | 등록일 2021.06.30 | 수정일 2022.04.14

다운로드 장바구니
조합 논리회로와 순서 논리회로의 종류 및 특징(회로) 조사

)과 캐리(Carry)를 출력하기 위한 회로이다. -전가산기(Full Adder) : 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 것이 가능한 논리회 로이다. -비교기 ... 고 빼기 위한 연산회로이다.-디코더(Decorder) : n비트의 2진수를 입력값으로 받아들여 최대2^{ n}개의 서로 다른 정보로 바꿔 주는 회로이다.-인코더(Encorder ... 에만 출력 값이 변함으로 클록이 없는 메모리 소자를 사용한다.(4) 종류?레지스터 : 극히 소량의 데이터나 처리 중인 중간 결과를 일시적으로 기억해 두는 고속 메모리 장치를 레지 스터

리포트 | 4페이지 | 1,000원 | 등록일 2020.12.16

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 타이머 인터럽트를 이용한 LED 점등 설계 실습 예비보고서

레지스터 >Bit76543210ICNC3ICES3WGM33WGM32CS32CS31CS30네모친 비트는 Clock Select Bit Description을 의미하는데, 비트의 표현 ... 3B 레지스터를 수정하여 prescaler 값을 바꾸어 타이머 인터럽트의 주기를 0.25초 (4Hz) 로 설정하라.다음은 코드 중 Power-on Routine과 Main ... 은 CS3n과 같다. 이 3개의 Clock Select Bit는 Timer/Counter에 쓰일 Clock 소스를 선택하고, 이는 다음 표와 같다.CA12CA11CS10

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.01

다운로드 장바구니
판매자 표지

텀프로젝트 디지털논리실험및설계 [ 주차장 카운트 ] A+자료

-> 4bit 이진 가산기- 7432 x4 ┛- 7447 x3 -> decoder- 555Timer x1 -> 구형파 Clock- 스위치 x4- 저항 (100[Ω]x4, 5k[Ω]x2) ... 다운 카운트업 카운트4bit 이진 가산기MuxNE555 TIMER구형파 0.96Hz남은 주차자리수- NE555 TIMER 구형파 출력은 각각 업/다운 카운트를 할 때 스위치를 동작 ... 시켜 동작시킨다. 그렇게 카운트 된 값은 4bit 이진 가산기를 통해 남은 주차 자리수에 표시되며 다운 카운트가 0이 되는 순간 로드를 하여 74157에서 데이터 값을 다운 카운트

시험자료 | 19페이지 | 6,500원 | 등록일 2023.12.15

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기