"출력 전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 실험 전기회로설계실습 전자회로설계실습 atmega128 전기회로 아날로그 결과보고서 적분기 미분기 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"출력 전압" 검색결과 141-160 / 24,131건

전자회로실험 과탑 A+ 결과 보고서 (실험 2 정류회로)

다이오드 D_1가 forward biased 상태가 되어 전류 i_D가 흐른다. 이때 저항 R에서 전압 강하가 발생하며, 출력 전압 V_o가 생성된다. 반면, V_s가 음의 반주기일 ... 한다. 피크 정류회로(실험회로 2) 이 회로는 피크 정류 회로로, 입력 신호의 피크 값을 저장해 출력한다. 입력 전압 V_s의 양의 반주기 동안, 다이오드 D_1가 forward ... 되지 않고, 저장된 전압을 저항 R을 통해 출력 전압 V_o로 전달한다. 이 회로는 입력 신호의 피크 전압을 유지하는 방식으로 동작한다. 2 실험 절차 및 결과 0. 실험 회로 사진

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)

. MOSFET의 포화 영역: - M_3와 M_4는 포화 영역에서 동작하며, 이 영역에서는 전류가 드레인-소스 전압의 영향을 거의 받지 않는다. 이를 통해 부하 저항이나 출력 전압의 변화 ... 에도 일정한 전류를 유지할 수 있다. 3. 특징: - 부하에 공급되는 전류 I_SS는 기준 전류 I_REF와 동일하다. - 출력 전압이 M_3의 포화 영역을 유지할 수 있는 범위 내 ... . 기본 동작 원리 1. 입력 차동 신호 증폭: - 입력 신호 V_G1와 V_G2의 차이를 증폭한다. 이때 공통 모드 신호는 억제되고 차동 모드 신호만 증폭된다. - 출력 전압은 주로

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자회로실험 - 예비보고서 - 소오스팔로워 (Pspice 사진 모두 첨부)

이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오. 실험회로 1의 PSpice 우선 소오스 팔로워 회로에서 전압이득, 입력 ... 임피던스 및 출력 입피던스를 계산으로 구해보겠다. 전압이득의 식은 다음과 같다. A _{v} = {v _{out}} over {v _{i`n}}= {r _{o} `||`R _{L ... OMEGA 이다. 이제 PSpice를 통하여 각 값을 구해보도록 하겠다. 전압 이득은 입출력 파형을 통하여 계산하는데, 그 그래프는 다음 예비 보고 사항 (2)에 나오는 그래프이

리포트 | 4페이지 | 2,000원 | 등록일 2025.03.20 | 수정일 2025.03.25

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 연산증폭기2 예비레포트 결과레포트

한 LTspice 회로 사진을 첨부한다.V2 전압과 Vout 전압을 한 화면에 도시하고 출력 전압의 주파수를 측정하라. (R1=10kΩ, R2=11kΩ, R3=10kΩ, C=100nF)주파 ... 하다.)주파수 : 496.94HR2가 11kΩ, 20kΩ, 33kΩ일 때, 출력 전압 Vout 의 주파수를 계산하라.주파수 : 816.20Hz11kΩ일때f=11k/(4*10k*100n ... 한다.그림 1-1 회로에서 입력 전압을 5V, 1kHz 정현파를 인가하고 입력 전압 Vin과 출력 전압 Vout의 전압의 파형을 오실로스코프로 한 화면에 도시하시오.그림 1-2 회로

리포트 | 10페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)

을 가지며, 비교적 낮은 입력 임피던스를 제공하여 다양한 신호 처리 응용에 활용된다. 아날로그 전압 덧셈기 가산 증폭기(아날로그 전압 덧셈기)는 여러 개의 입력 전압을 합산하여 출력 ... 으로 전달하는 회로다. 이 회로는 연산 증폭기의 반전 입력에 여러 입력 저항을 연결해 구현하며, 각 입력 전압이 저항에 의해 분배되어 출력에서 가산된다. 출력 전압 V_out은 각 ... 의 입력에 주파수가 10kHz인 사인파를 인가하되 크기를 10mV에서 110mV까지 20mV 간격으로 바꾸면서 인가한다. 출력 전압의 크기를 측정하여 [표 23-1]에 기록

리포트 | 11페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
A+ 전자회로설계실습_피드백 증폭기 (Feedback Amplifier)

설계실습 9. 피드백 증폭기 (Feedback Amplifier)목적 피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 Series-Shunt 구조 ... 의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.설계실습 계획서3.1 Series-Shunt 피드백 회로 설계그림 1 ... 의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.이다. 따라서 피드백 저항 가

리포트 | 8페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
판매자 표지

전자공학실험 21장 차동 증폭기 심화 실험 A+ 결과보고서

, M2에 인가할 공통 모드 전압을 VDD/2(=3V)로 결정하였을 때, 출력 공통 모드 전압이 VDD/2(=3V)가 되도록 Vpbias 전압과 ISS를 정하시오. M1, M2 ... 에 원하는 gm을 제공하기 위한 ISS 전류가 흐르게 하기 위해서 M3의 게이트 전압을 고정하고, Vpbias 전압값을 바꾸면서 출력의 공통 모드 전압을 [표 21-1]과 같은 형태 ... 로 기록하고, 출력의 공통 모드 전압이 VDD/2(=3V)가 나오기 위한 Vpbias 값을 찾으시오.[표 21-1] 입력-출력의 공통 모드 전압을 결정하기 위한 ISS, RD 값 측정

리포트 | 7페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 13 공통 게이트 증폭기)

신호가 게이트로부터 분리되어 있기 때문이다. 출력 임피던스는 상대적으로 높다.2. 전압 이득:- 전압 이득 A_v 는 대략적으로 g_m * R_D로 나타낼 수 있다. 여기서 g_m ... 단자의 전압과 전류를 측정하였다. 실험 결과, R_D 값이 증가할수록 출력 전압이 감소하는 경향이 나타났으며, 이는 드레인-소스 전압의 변화로 인해 MOSFET의 동작 영역이 포화 ... 영역에서 트라이오드 영역으로 전이될 가능성과 관련이 있다. 또한, R_D의 변화는 회로의 이득에 직접적인 영향을 미쳤으며, 큰 R_D 값에서는 전류가 더 제한되어 출력 전압 변동

리포트 | 6페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

[전자공학응용실험]7주차_5차실험_공통 소오스 증폭기_결과레포트_A+

임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 입력 전압 다음에 달려있는 저항 Rsig 보다 Rin 이 매우 커야 한다. 출력단에서 출력이 잘 출력되게 하기 ... 위해서 출력 임피던스가 RL 보다 매우 작아야 RL 에 전압이 많이 걸리면서 출력 전압이 커지게 된다.② 다단 증폭기에서 전압 이득이 각 단의 전압 이득의 곱보다 작은 이유 ... 를 설명하시오.- 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해서 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다.

리포트 | 4페이지 | 2,000원 | 등록일 2024.12.22

다운로드 장바구니
중앙대학교 전자회로설계실습 결과보고서 9 - 피드백 증폭기 (Feedback Amplifier)

Series-Shunt 피드백 증폭기를 구현하고 입력전압의 변화에 따른 출력전압의 변화를 측정하였다. 입력전압이 증가함에 따라 출력전압이 약 2의 기울기로 증가함을 확인 ... , 전원 전압의 변화에도 gain의 값은 항상 약 2V/V로 일정함을 확인하였다. 다음으로는 Series-Series 피드백 증폭기를 구현하고 출력전류를 측정하였다. LED ... 하였으며  와 같은 관계 따라서 설계한 Series-Shunt 피드백 증폭기 회로의 입출력이  식를 성립함을 확인하였다. 또한 입력저항과 부하저항의 저항값 변화

리포트 | 9페이지 | 1,000원 | 등록일 2024.11.02

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 연산증폭기 응용회로 1

하고, 반전 증폭기의 입력에 주파수가 10kHz인 사인파를 인가하되 크기를 10mV에서 110mV까지 20mV 간격으로 바꾸면서 인가한다. 출력 전압의 크기를 측정하여 [표 23-1 ... 의 단자의 DC 전압저항의 크기저항의 크기출력의 크기전압 이득480m2.38V2.37V10880-1.8333이론상의 전압이득은 -2가 되어야 하는데 이와 유사한 값을 얻었다고 생각 ... 의 DC 전압음의 단자의 DC 전압저항의 크기저항의 크기출력의 크기전압 이득500m2.29V2.31V103.8-7.6출력 전압이 최대 1.76V에서 더 이상 오르지 못한 것을 확인

리포트 | 10페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

연산증폭기 예비보고서(고찰포함)A+

의 전원 공급하기 위한 2개의 단자는 양의 전압과 음의 전압을 받아들인다. 따라서, 연산증폭기의 출력값은 입력 전원의 양의 전압과 음의 전압 사이가 된다. 입력신호는 반전 입력과 비 ... 반전 입력으로 두 전압을 받아 들인다. 연산증폭기는 두 입력의 전압 차이를 연산증폭기가 갖는 전압 이득 만큼 증폭을 하여 출력 전압을 만들어 낸다. 연산증폭기의 이득은 매우 커서 ... , 두 입력 단의 약간의 전압 차이만으로도 외부 공급 전압의 범위를 벗어나기 때문에, 반전 입력이 비반전 입력보다 큰 경우 출력은 음의 전압이 된다, 반대로, 비반전 입력이 반전

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.19 | 수정일 2024.04.21

다운로드 장바구니
판매자 표지

4주차 결과 보고서 11장 RLC회로의 주파수응답(공진)

로 선택하고 전압을 5Vp-p 조절한다.2. 함수파발생기의 출력을 조절하여 될수록 작은 단계로 500Hz에서 2KHz까지 변화하도록 한다.오실로스코프의 채널 1에는 회로에 입력 ... 되는 신호를 채널 2에는 회로에서 출력되는 신호즉 커패시터 양단의 전압을 연결하고 파형의 변화를 관찰한다. 이 때 채널 2에 나타나는전압의 크기가 최대가 되는 주파수가 공진주파수이 ... 및 분석 포함)실험(1) 회로 사진실험(1) ORCAD 회로도, 및 세팅값주파수(Hz)출력전압(V)5000.686000.767000.888001.109001.1810000

리포트 | 1페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

회로이론 응용 및 실험 A+ 레포트(실험10-OP Amp의 기초 회로)

① OP amp, 4가지 종류의 기초 회로→ 이 회로는 feedback 동작을 한다. (빨간 원)아래 그림을 참고해서 설명하면 출력 전압 ... 이 높으면 – 입력단자의 전압 도 높이고        관계로 인해 출력 전압 를 낮춘다.→ 이상적인 OP amp일 때 회로를 해석해 보자.1> 이상적인 ... OP amp를 활용한 회로에서는 G의 값이 무한이다. 이때, 출력 전압을 유한하게 하기 위해서는       에서  =이 되어야 한다. 따라서 위의 그림

리포트 | 8페이지 | 2,000원 | 등록일 2025.01.18

다운로드 장바구니
서울시립대 전전설3 final project 예비 보고서

면 다이오드를 on 시키는 op amp의 증폭 동작에 의해서 다이오드가 켜지게 되며 feedback을 통해 입력전압과 출력전압을 갖게 만들어 주어 보다 정교한 정류회로를 만들 수 있 ... 다.하지만 이 회로 역시 문제점이 있는데 이 superdiode의 실제 임계값은 0에 가깝지만 0은 아니다. 따라서 그림 2의 정류회로와 마찬가지로 낮은 전압에서는 파형이 온전히 출력 ... 그림 6을 확인해보면 각 경우에서 최대지점에서의 전압강하로 인해 출력 전압이 줄어드는 모습은 발생하지 않지만 낮은 전압에서 파형이 왜곡되는 현상을 볼 수 있으며 입력전압이 낮

시험자료 | 5페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

다운로드 장바구니
판매자 표지

전자공학실험 13장 공통 게이트 증폭기 A+ 결과보고서

입력 전압(VSS)[V]출력 전압(vO)[V]동작 영역입력 전압(VSS)[V]출력 전압(vO)[V]동작 영역00.954트라이오드711.896차단 영역11.933트라이오드811.896 ... 영역611.895차단 영역[그림 13-10] 실험회로 1의 입력-출력 전달 특성 곡선위의 [표 13-2]는 실험회로 1에서 VSS를 변화하면서 출력 전압 VD=Vo를 측정한 결과이고 ... 정현파의 입력 전압을 인가한다. 이때 공통 게이트 증폭기 회로의 입력-출력 전압의 크기를 [표 13-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 ,입력 전압

리포트 | 8페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

[A+]건국대 전기전자기초실험 10주차 예비 및 결과 레포트

하시오.회로의 이론적인 차단주파수 와 전달함수 를 구하시오입출력 전압(, )을 측정하여 파형을 3주기 이상 도시하고 각각의 최댓값과 위상차를 측정하시오.최대값 : 최대값 : 시지연 ... 로 입력전압 주파수에 따른 출력전압 크기의 주파수의 변화를 그래프로 그리고 차단주파수의 관점에서 설명하시오.입력 전압의 주파수가 올라갈수록 출력 파형의 전압이 감소하므로 저주파 통과 ... 고자 한다. LTspice를 이용하여 위의 회로를 구성하시오.회로의 이론적인 와 전달함수 를 구하시오입출력 전압(, )을 측정하여 파형을 3주기 이상 도시하고 각각의 최댓값과 위상

리포트 | 48페이지 | 7,500원 | 등록일 2024.05.21 | 수정일 2024.05.27

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 전자회로 설계실습 시험 대비 자료 / 족보 , 01,02,03,04,05,06,07,08,09,10

실험 내용 정리 [1]Inverting, Non-inverting, summing Amplifier를 설계출력신호가 주파수 2 KHz의 정현파인 어떤 센서의 출력전압 ... generator보다 매우 클 경우, Voltage division으로 인해 거의 모든 전압이 외부 저항에 걸리게 되어 두배의 출력이 걸림3.2.1 Inverting Amplifier ... 설계 (DC power supply의 전압을 ±15 V로 설정한다.)낮은 주파수에서 동작을 하는 low pass filter의 특성을 가진다.출력의 최대값, 입력의 최대값= 증폭

시험자료 | 20페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

다운로드 장바구니
판매자 표지

전기공학과 편입 면접 예상 질문과 그 답

에서 변압기를 통해 전압을 강압 후 가정에 공급2.여행용 변압기(나라마다 규격 전압이 다름)3.전기자동차가 움직이기 위해서는 배전계통의 출력확대가 필요(배전변압기)한전에서 고압 ... 으로 송전하는 이유는?전압을 올리는 대신 전류를 줄여서 전선의 굵기를 가늘게 해 송전선로 건설비를 줄일 수 있다.코일에 자석을 넣었다 빼면 어떻게 되는가?자기력의 변화로 전류가 흐르

자기소개서 | 4페이지 | 3,000원 | 등록일 2022.11.15

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험5-2_다이오드 정류회로 결과보고서

적으로 확인하고 출력전압 특성과 연계하여 회로를 설계하는 간단한 예를 실습을 통하여 습득한다.3. 실험 결과-정류회로(1) 변압기의 1 차측 플러그를 100V 전원 플러그에 꽂고 출력전압 ... 은 100Ω으로 한다.예상 회로도실제 결선형태-문항 (2) 결과 분석: 함수발생기에서 Vpp값이 파형의 최고 피크값이고 주파수를 60헤르츠로 출력함에 따라 전압의 피크값은 10볼트가 되 ... 었다. (함수발생기에서 Vpp는 피크대피크 값이 아닌 Vp값임을 오실로스코프를 통해 이전에 확인하였다.)(3) 플러그를 꽂고 전원스위치를 올린 다음 부하단에 나타나는 출력전압파형

리포트 | 19페이지 | 1,000원 | 등록일 2024.08.17

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기