"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,441-1,460 / 2,329건

교육공학 - 교수매체와 교육설계

에 . 창조성 현실성 논리성 교수설계 기본원리* Part 2 . 교수설계의 기본원리 ▶ 교수설계란 기대되는 학습 성과를 달성하기 위하여 최적의 수업과정을 처방해주는 조직적인 절차 ... * Educational Technology Presentation 감사합니다 교수매체와 교육설계Contents * Educational Technology ... Presentation Part 1 . 교수매체의 개념 속성 기능 학습기여도 발전과 변화 종류 ASSURE 모형 Part 2 . 교수설계의 개념 기본원리 체제적접근 체제적 접근의 다섯가지 장점 교수

리포트 | 46페이지 | 3,000원 | 등록일 2013.11.19 | 수정일 2013.11.28

다운로드 장바구니
UMTS(3세대이동통신기술)의 탄생, UMTS(3세대이동통신기술)와 블루투스, UMTS(3세대이동통신기술)와 유럽 IMT-2000, UMTS(3세대이동통신기술)와 통신상업화 분석

하는 구조가 포함되어 있지 않다. 동기형 데이터 전송 구조는 있으나 이는 음성 데이터 전송 전용으로 설계된 것이다. 비제한 디지털 전송과 같은 동화상 데이터를 포함한 동기형 고속 ... 의 블록으로 정의하는 경우 중요한 것이 블록간의 논리 인터페이스이다. 그 가운데서도 MT와 TA를 접속하는 논리 인터페이스는 휴대전화기의 회로 구성에 맞아야 하며, 예를 들어 USB ... Ⅰ. 개요Ⅱ. UMTS(3세대이동통신기술)의 탄생Ⅲ. UMTS(3세대이동통신기술)와 블루투스1. 주요 검토 내용2. 타 WG와의 협력3. 논리기능 블록의 탑재4. 테스트 사양 작성

리포트 | 7페이지 | 5,000원 | 등록일 2013.04.13

다운로드 장바구니
Altera Maxplus를 이용한 디지털시계 구현

디지털 논리회로 설계시간에Altera Maxplus를 이용하여 디지털 시계를 구현Maxplus 디지털시계 파일, 결과보고서 자료 포함1. 설계 목적 - MaxPlus 프로그램 ... 을 이용한 디지털 시계 설계2. 설계 내용 - 플립플롭의 동작에 대한 이해 - Maxplus 프로그램 사용 방법 습득 - 리셋단자가 있는 T-플립플롭을 이용하여 6진, 10진 ... , 12진 카운터 설계 - 초와 분의 하위는 10진 카운터, 초와 분의 상위는 6진 카운터로 만들어서 하위에서 캐리가 발생할때마다 6진 카운터가 동작하게 하여 각각 60초, 60분

리포트 | 11페이지 | 3,000원 | 등록일 2010.10.03

다운로드 장바구니
카운터 회로

아날로그 디지털 기초회로실험 카운터 회로 2007057419 서기원 2007057457 공재 현목 차 실험 목적 카운터 회로란 ? 비동기식 카운터 동기식 카운터 업 / 다운 ... 카운터 시뮬레이션 결과 Q A 질문 및 응답실험 목적 비동기식 카운터의 구조와 동작 원리를 이해한다 . 의 구조와 동작을 이해한다 . 임의의 mod 를 설계하는 방법을 익힌다 . 증 ... 계수 , 감계수 및 증 / 감계수의 논리를 이해한다 . 동기 계수기 동기 계수기 동기식 카운터 동기식 카운 터 업 , 다운 카운트 및 업 / 다운 카운트의 논리를 이해한다 .카운터

리포트 | 12페이지 | 1,500원 | 등록일 2010.12.01

다운로드 장바구니
응용논리회로 텀프로젝트 제안서

하고 설계해보는 과정을 통하여 디지털 시계의 구동원리 및 방법에 대해서 인지 할수 있는 계기를 마련합니다. 또한 지금까지 응용논리회로설계 수업 시간에 배운 다양한 디지털 회로 및 소자 ... 응용논리설계 및 실습Final Term Project(디지털 시계 설계)1. Term Project 주제 및 설계설명- 디지털 시계 설계- 시(Hour), 분(Minute), 초 ... 모드를 가지는 디지털 시계를 설계한다. 설계할 디지털시계는 시간, 날짜, Stop Watch 기능 등을 고르는 MODE와 각 기능에 있어서 세부 사항을 조절하는 SUB-MODE

리포트 | 4페이지 | 1,000원 | 등록일 2010.10.13

다운로드 장바구니
산술 논리 시프트장치(ALU)를 이용한 디지털 계산기 설계

산술 논리 시프트장치(ALU)를이용한 디지털 계산기 설계목 차1. 프로젝트 목표 및 방향1.1. 추 진 목 표1.2. 프로젝트의 목적1.3. 프로젝트의 필요성1.4. 관 련 연 ... 구2. ALU를 이용한 디지털 계산기 설계2.1. 계산기 구현 전 필요사항2.2. 곱셈과 나눗셈 구현2.3. 덧셈과 뺄셈회로2.4. 7-Segment와 진수변환3. 프로젝트 수행보 ... 를 이용하여 10진수로 출력하도록한다.프로젝트의 목적산술 논리 시프트 장치의 동작 원리를 이해함과 동시에 실제 화면에 표시 될 수 있는 출력 과정과 연계한 설계 능력 함양하도록 한다

리포트 | 20페이지 | 4,000원 | 등록일 2011.05.25

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 설계하여 논리 게이트 들만으로 디지털 공중전화 기능 구현2.3 주요 기능● Part 1. 동전 투입: 공중전화 작동을 위해 동전을 투입 (70원이 되면 공중전화 기능 활성화): 동전 ... 값이 출력되는 것을 검출 및 수정6. 결론 및 느낀점처음 디지털 논리회로 실습을 배울 때 아무것도 모른체 새로운 학문에 도전한다는 것이 힘들고 어렵기만 했습니다.VCC와 GND

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
결과보고서 실험 1. Basic Gates

laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력 관계를 대수형식 ... 으로 표시하기가 쉬우며, 동일 기능을 가진 더 간단한 회로(논리식의 간소화)를 설계가 편리하다는 것을 실험을 통해 알 수 있었다.또한, 드모르간의 법칙[DeMorgan's Law ... 한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.< 실험 과정 및 결과 >(1) 그림 1과 같이 2-input

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
xilinx

기업 . 실리콘 , IP( 집적회로 ), 개발보드 , 스타터 키트 등을 만들어 고객사 설계자들이 항공우주 , 국방 , 오토모티브 , 컨슈머 , 산업용 , 유무선 통신 분야 등 ... ) 회사 종합반도체회사 (IDM) Fabless Semiconductor Company 설계전문회사 IP( 집적회로 ) 와 창의적인 기술인력이 관건 Wafer 조립 , Package ... vendor) 를 가리키는 용어 . 반도체 칩을 설계하고 판매까지 직접하는 경우도 있고 아웃소싱 하는 경우도 있다 . 다만 제조는 주문 생산 공장이라고 불리는 외부의 반도체 제조

리포트 | 13페이지 | 3,000원 | 등록일 2012.01.28

다운로드 장바구니
부울대수의 기본정리

다.2) 불 대수란?일반적으로 우리가 사용하는 컴퓨터는 0과 1이라는 두 개의 숫자만 사용하는 이진수 시스템의 디지털 컴퓨터(Digital Computer)며, 디지털 논리 회로 ... 로 구성되어 있다. 이러한 디지털 회로의 설계와 분석을 쉽게 하기 위해서 사용하는 이진변수와 논리 연산을 나타내는 대수가 불 대수(boolean algebra)이며 논리대수(logic ... 라 한다.불 대수는 논리회로를 다루는데 있어서 대단히 편리한 도구로 이용되는데, 그 이유는 논리 변수가 가지는 0과 1의 값이 2진 디지털 시스템의 전기적인 논리 회로의 상태

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.14

다운로드 장바구니
가산기 실험레포트

1.Title기본논리회로를 이용하여 반가산기, 전가산기를 구성하고응용된 회로를 만들어본다.2.Name3.Abstract1) 반가산기 설계2) 전가산기 설계3) 4 Digit ... 00000001100101001101100101010111001111113) 4 Digit Adder 중 2 Digit Adder전가산기를 응용하여 만드는 논리회로로다른이름으로는 n(2)bit 병렬가산기라고 한다.전가산기의 캐리 ... 1이 되게 됩니다- 진리표XYSC*************1012) 전가산기전가산기(FA, Full Adder)는 세 비트의 합을 계산하는 조합논리회로로서세 개의 입력과 두 개

리포트 | 20페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
설계실습 11. 7-segment / Decoder 회로 설계 예비

설계실습 11. 7-segment / Decoder 회로 설계1.목적 : 7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2.준비물직류전원장치1대멀티미터 또는 ... 에 쓰이는 예?전자세계?엘레베이트 층표시기?그 외에도 각종 디지털 계측기, 디지털 기기들의 수치를 표시하는 곳에는 거의 7segment가 있다.3. 설계실습 계획서(1) 7-s ... (3) Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하라

리포트 | 6페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
디지털설계를위한 PLD 순차회로구현 방법과 모듈보드 안내서

디지털설계를 위한 순차회로부 구성 방법과 모듈보드 안내서원광대학교 전기?정보통신공학부 이상설 교수디지털설계 교과목에서 학생들이 직접 시스템동작을 설계를 하고 설계된 내용을 구현 ... 할 수 있게 하기 위한 순차회로부의 구현방법과 제공되는 모듈보드를 안내한다.디지털설계에 사용되는 시스템의 구조는 아래와 같이 순차회로부와 외부기기부로 나누어 생각할 수 있다. 순차회 ... 로부는 조합회로와 D플립플롭으로 구성되어 있는 동기식순차회로다.?디지털설계 교과목에서는 순차회로부의 동작을 위한 ASM 차트를 Atmel사의 PLD소자인 품명 ATF22V10B인

시험자료 | 17페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니
기본논리회로 및 부울대수, 회로의 간소화 및 Exclusive OR회로

명제가 참인지 거짓인지를 논하기 때문에 논리대수라고 한다. 전화교환기 등의 통신분야 및 컴퓨터의 논리 회로에 응용되고 있으며, 불 대수를 이용하여 논리 회로를 설계할 경우 복잡 ... 하여 시뮬레이션하고 그 결과를 확인 할 수 있다는 장점을 확인 할 수 있는 실험이 되었습니다.8.References건국대학교 vlsi홈페이지의 핸드아웃 자료디지털 논리와 컴퓨터 설계 ... 하여 시뮬레이션하고 그 결과를 확인 할 수 있다는 장점을 확인 할 수 있는 실험이 되었습니다.8.References건국대학교 vlsi홈페이지의 핸드아웃 자료디지털 논리와 컴퓨터 설계 / M

리포트 | 75페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
전전컴실험Ⅱ 06반 제02주 Lab#01 TTL gates Lab on Breadboard-Pre

Project Navigator program과 HBE-COMBO II –SE 장비를 이용해 XOR 게이트 논리 회로와 반가산기 회로를 동작시켜보기 위한 실험이다. VerilogHDL ... ://club.uos.ac.kr" http://club.uos.ac.kr (시립대 에듀클래스)- 전자전기컴퓨터설계실험2 교안[2] Digital Design 4th (M.MORRIS MT 8 ... 를 이용해 프로그램을 작동시키고, 장비를 사용해 실제 회로를 구현해 보는 과정으로 진행이 된다. 이번 실험을 통해 XOR 회로, 반가산기 회로의 동작순서와 원리에 대해 이해 할 수 있

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2014.03.17

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Verilog실험목표 ... 이 끝나면, 기본적으로 Nets를 통해 회로를 직접적으로 코딩해야 한다. Nets란 하드웨어 요소 사이의 논리적 연결을 나타내며, 그 종류로는 wire, wand, wor, tri 등 ... (Verilog Hardware Description Language)하드웨어 기술 언어로서 하드웨어를 설계하고 검증하는 데 사용된다.Verilog HDL(이하 Verilog)의 장점은 디버깅

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
PLC와 DCS 각각의 개념과 비교

퀸스 설계의 용이성과 부품 배치도의 간략화, 시운전 및 조정의 용이함 때문에 설계가 용 이하다③ 신뢰성: 무접점 회로를 이용하기 때문에 유접점기기에서 발생되는 접점사고에 의한 문제 ... 로 설계되는 경우도 통신회로부에서 설명한 통신회로 기능과 동일하다. 즉 리모트 입출력, 데이터 하이웨이 등과 같이 LAN 인터페이스 장치, 컴퓨터 인터페이스 장치등이 있다.5) 입 ... 성을 이룬 것은 1970년대까지로 종래의 릴레이 제어방식은 사양서를 회로도로 전개하여 거기에 필요한 제어기기를 설치하고 납땜이나 전기배선작업을 실시하여 요구하는 동작을 실현하였다. 이

리포트 | 10페이지 | 2,000원 | 등록일 2011.11.22

다운로드 장바구니
8진 카운터를 이용한 회로

1100uF1트랜지스터2N39048버 저8..PAGE:10참 고 문 헌전자회로 (MALVINO)디지털논리와 컴퓨터 설계(강철희, 김동승, 양세양 역)실험책디지털 회로의 원리와 응용 ... 영역에서 동작하도록 설계함(베이스바이어스) → 아날로그로 디지털화..PAGE:6회로도 및 동작설명 38진카운터 설계상태도 작성사용 플립플롭 결정상태표 작성F/F 의 입력조건과 현상태 ... 를 종이에 전자회로 책과 디지털 회로 책을 보면서 그려보고, 그 다음에 Pspice와 Maxplus2를 이용하여 회로를 그리고 시뮬레이션을 해보았습니다.그 다음 analog lab

리포트 | 11페이지 | 1,000원 | 등록일 2010.07.06

다운로드 장바구니
산술논리회로(ALU)

+PLUS IIReferences디지털 논리와 컴퓨터 설계 – 황희용 VHDL 기초와 응용 - 이대영 Altera Max+plus ll 를 사용한 디지털 논리회로 설계의 기초와 활용 – 이승호 등{nameOfApplication=Show} ... 산술논리회로(ALU)Project 목표 ALU를 설계하면서 ADDER, MUX 등의 회로를 익힌다. VHDL으로 표현하여 CAD TOOL의 사용법을 익힌다 ... 과 논리연산을 수행할 수 있는 회로를 구성 여러 회로의 명령어에 대한 개념을 이해MAIN IDEA기본 구상도산술 연산부논리 연산부MUXVHDLLibrary ieee; Use ieee

리포트 | 11페이지 | 1,000원 | 등록일 2010.05.11

다운로드 장바구니
7-segment 표시를 위한 Decoder 설계

3); -- 입력은 0~3인 4개항의 논리벡터output : out std_logic_vector (0 to 6)); -- 출력은 0~6인 7개항의 논리벡터end; - ... - entity의 끝architecture decoder of seven_segment_decoder is -- 설계 부분 선언begin -- 설계 부분 시작 선언process (input) ... 으로도 Decoder를 설계 할 수 있다.case input is -- case 문을 사용한다. 조건이 아닌, 논리식의 값에 따라 각 문장을 병렬 처리 하기 때문에 Decoder 설계에 유리

리포트 | 4페이지 | 3,000원 | 등록일 2011.01.09

다운로드 장바구니

이전10개 68 69 70 71 727374 75 76 77 다음10개

파워링크

신청하기