"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,401-1,420 / 2,329건

비동기 제어 신호 set을 갖는 dff 프리미티브 회로 설계

스위치레벨모델 dff with async set 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:6개Pmos ... 와 Nmos Transistor를 이용한 Switch 모델회로 설계최소한의 mos 트랜지스터를 사용하도록 설계한다.위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용

리포트 | 5페이지 | 50,000원 | 등록일 2012.08.26

다운로드 장바구니
NAND 게이트 실험 보고서

테스터기저항브래드 보드스위치74LS004. 이론- NAND 게이트: NAND 게이트란 NOT-AND게이트의 준말로 AND게이트와 반대되는 동작을 한다.실제 디지털 논리회로를 설계 ... 다. 따라서 AND나 OR 게이트로 설계된 회로를 NAND나 NOR 게이트로 구성된 회로로변환할 필요가 있다.변환방법을 알기 위해서는 소위 드모르강(De Morgan)의 법칙이 ... 나 상관 관계에 따라, 출력신호를 내보내거나 내보내지 않는 회로를 말한다. 흔히 논리회로에 사용되며, 컴퓨터에는 많은 게이트 회로가 들어 있다. 기능의 종류에 따라 논리곱(AND

리포트 | 5페이지 | 1,000원 | 등록일 2011.10.22

다운로드 장바구니
비동기 제어 신호 set을 갖는 dff 회로 스위치 모델 설계

스위치레벨모델 dff with async set 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:6개Pmos ... 와 Nmos Transistor를 이용한 Switch 모델회로 설계최소한의 mos 트랜지스터를 사용하도록 설계한다.위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용

리포트 | 5페이지 | 3,000원 | 등록일 2012.08.25

다운로드 장바구니
아주대 논회실 실험8 예비보고서

로 되돌아가는 것이다. 카운터라고 이름이 붙은 이유는, 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이기 때문이다. 카운터가 카운트한 이진수나 이진화 십진수 ... 는 카운터이다. 이 카운터를 이용해 0부터 9까지 세는 BCD 카운터를 설계하면 밑에 있는 그림과 같다. 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자 ... 카운터에 비해 회로가 간단해 진다는 장점이 있으나 전달지연이 커진다는 단점이 있다.4) 비동기식 증가형 카운터: T 플립플롭을 사용해 비동기식 4비트 증가형 카운터를 만들 수 있

리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
Verilog HDL 언어를 이용한 음료수 자판기 설계

] state;//현재상태reg[4:0]next_state;//다음상태..FILE:ppt/slides/slide6.xml4.설계내용자판기 회로 동작 조건정의(모듈,입출력변수,매개변수 ... =2판기설계에 접근했다고 생각합니다...FILE:ppt/slides/slide25.xml6.결과 비교 분석(느낀점)자판기를 설계하는 것부터 시작해서 구현하는 것까지 파워포인트로 정리 ... 으셨습니다.^^by Clock조원 일동..FILE:ppt/slides/slide28.xml7.팀원 역할 분담프로젝트 총괄 및파워포인트 작성자판기 상태 설계 및 도면 작성HDL코드

리포트 | 29페이지 | 3,200원 | 등록일 2010.12.29

다운로드 장바구니
전산학개론 내용요약정리

시킨 톱니 이용* 1671년 독일 - 라이프니쯔(G. W Leibniz)곱셈 기계 만들었지만 불안정* 오늘날 전자 계산기의 기본 원리와 같은 기계 설계 -19세기 영국 - 바베지(C ... 디지털 컴퓨터 : ABC(Atanasoft Berry Computer)45개의 진공관으로 구성ENIAC(Electronic Numerical Integrator And ... , 사무화ex) IBM 360, 자기잉크문자판독기(MICR) 등* 제4세대 컴퓨터(1971~현재) : 고밀도직접회로(LSI) ? 초고밀도직접회로(VLSI), 터미널처리 속도 - 피코

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2020.11.01

다운로드 장바구니
디지털실험 - 4비트 전감가산기 설계 결과레포트

을 피감수에 더함으로써 실현된다.이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 또한 뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다. 이 방법에서는 각 감수 ... 다는 사실은 계산 단에서 출력한다.전감산기는 바로 앞의 낮은 단 위치의 Digit에 빌려 준 1을 고려하면서 두 bit의 뺄셈을 수행하는 조합회로이다. 이 회로는 3개의 입력과 2개 ... ◈ 4비트 전감가산기-설계결과-2조 2008065321권태영1. 설계 과정○ modelsim을 이용한 시뮬레이션- 쿼터스를 modelsim과 연동시킨 후 컴파일링 하게 되

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

하는 핵심 기능을 포함한다.설계자 의도를 반영해 회로를 설계하는 논리회로형 반도체(FPGA:field-programmable gate array)에 비해 값은 싸지만 상품화하는 데 오랜 ... 다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후 ... 에 소비자/설계자(그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)가 프로그램할 수 있으므로 요구되는 어떠한 논리기능이라도 수행한다.FPGA는 일반적으로 주문

리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
[월오전1조]1주차 저항, 전류, 전압 측정 예비레포트

) DVM (Digital Voltage Meter)INT : 전원공급시. 예) On : 전원공급시 Off : 측정시EXT : 외부기기 측정시(9) C.C - 회로상의 short ... 기초전자공학실험1실험날짜:조 :조원:1.Title저항, 전류, 전압 측정2.Name3.Abstract1. 전기전자회로 실험의 가장 기본적인 기기인 전원 장치와 멀티미터에 대해서 ... 중앙에 위치시킨다)만일 0 위치에 있으면 본인 회로가 short가 아닌데도 short로 나타날 수 있음.(3) Voltage - 전압 조정단자(원하는 출력 전압조정)(4) 전류계

리포트 | 15페이지 | 2,500원 | 등록일 2013.10.28

다운로드 장바구니
게이트 레벨 혹은 스위치 모델 dff (데이터 플립플롭)

게이트(혹은 스위치) 레벨 dff소개글Verilog HDL을 이용한 디지털 논리 회로 dff회로를Nand Gate를 이용한 게이트 레벨 회로 설계Pmos와 Nmos ... Transistor를 이용한 Switch 모델회로 설계위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용 ... )// 설명 :// 데이터 래치 회로`timescale 1ps/1psmodule dff_using_latch ( output q, input clk,d );wire n;dlatch_p

리포트 | 9페이지 | 5,000원 | 등록일 2012.07.27

다운로드 장바구니
Quartus

0. QuartusⅡALTERA사는 논리 회로의 설계와 시뮬레이션 기능을 지닌, 소프트웨어군 QuartusⅡ를 제공한다. QuartusⅡ는 하드웨어 기술 언어 설계의 분석과 합성 ... 에 설정하는 것을 가능하게 한다. 디지털 회로의 설계는 다양한 방법으로 진행할 수 있으나 주로 HDL(Gardware Description Language)을 사용한다. 그리고 HDL ... . VHDLVHDL(VHSIC Hardware Description Language)은 디지털 회로 설계의 자동화에 사용하는 하드웨어 기술 언어이다. VHDL은 원래 미국 국방부에서 주문형 집

리포트 | 1페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
판매자 표지

9.DAC & ADC[예비]

.① Weighted resistor- Weighted resistor를 이용하여 아래와 같이 4-bit D/A converter를 설계하였다. 회로에서 출력단자가 Op amp의 ( ... resistor- Ladder type resistor를 이용하여 아래와 같이 4-bit D/A converter를 설계하였다. 회로에 서 출력단자가 Op amp의 (+)단자로 피드백 ... 되어 비반전 증폭됨을 알 수 있다. 시뮬레이션 결과를 보면 0V에서 약 +9.4V까지 증가함이 반복된다.5) 위 4)에서 설계한 각 회로에 대해 resolution, accuracy

리포트 | 8페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
plc제어

어로 바꾸어 프로그래밍 하는 방법이다. 플로 차트와 비슷한 구조의 프로그램 언어이다.종래의 복잡한 시퀀스 회로나 논리회로를 설계하지 않더라도 PLC 프로그래밍이 용이해진다. 이 ... . PLC란?1. PLC오늘날의 PLC는 산업용 릴레이 제어반보다 우수하게 설계된 특수 목적의 컴퓨터로 다양한 제어가 가능한 제어시스템이다. PLC의 정확한 명칭은 PC ... (Programmable Controller)이나 PC가 개인용 컴퓨터와 혼돈되어 우리나라에서는 일반적으로 PLC라 부른다.PLC는"논리연산, 순서조작, 시한, 계수 및 산술연산 등의 제어동작

리포트 | 7페이지 | 1,500원 | 등록일 2012.04.07

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
JFET 및 MOSFET의 바이어스 회로 실험 예비레포트

)에 비해 아주 작은 크기로 만들 수 있고 제조공정이 비교적 간단하다. 그리고 MOSFET만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있다. 이런 이유로 현재 대부분 ... 의 초대규모집적회로(VLSI)는 MOSFET으로 만들어진다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있다.● JFETBJT가 2개의 PN접합을 가지고 있는 것 ... 와 똑같다트랜지스터 회로의 설계는 쉽게 하지만 FET는 좀 골칫거리라고 생각하는 사람이 많을 것다. 그 이유 중 하나는 FET에는 접합형태(J-FET)나 MOS형태가 있으며 MOS

리포트 | 4페이지 | 1,000원 | 등록일 2011.12.19

다운로드 장바구니
[Flowrian] Register File의 Verilog 설계 및 시뮬레이션 검증

언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 13페이지 | 1,500원 | 등록일 2011.09.06

다운로드 장바구니
[토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

는산술 합을 만드는 디지털 회로이다. 4 Digit Adder는 합을 만들기 위해 모든 입력을 동시에 가하여 n개의 전가산기를 병렬로 사용한다. 전가산기는 캐스케이드로 연결되어 한 ... Digit Adder는 빌딩블록으로 이용될 수 있는 디지털 구성 요소의 전형적인 예이다. 이것은 산술 기능을 포함한 여러 응용에서 사용될 수 있다. 일반적인 방법으로 설계된 이 ... 한 2Digit Adder-Subtractor를 제작하고 그 동작을 검증하여 이러한 조합회로의 성질과 특징에 대해서 알아본다.4.Background0) 2진 덧셈기산술 회로는 2진수

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

다운로드 장바구니
부산대학교 컴퓨터프로그래밍 중간고사 요점정리

바퀴 이용. 8자리 덧셈- Mark Ⅰ : 1944년 맨체스터 대학. 최초로 프로그램 저장. 전기 디지털 컴퓨터- 제 1세대(1945~1956)→ 에니악(1946): 18,000개 ... )→ 직접회로(잭). 컴퓨터의 크기 작아짐. 운영체제 널리 사용되어 한 컴퓨터에서 여러 개의 프로그램을 동시에 돌림- 제 4세대(1971~1980)→ 대규모 직접회로(LSI). 4004칩 ... (198심장 : 전체 시스템 동작의 제어, 산술 및 논리 동작의 수행, 데이터 저장과 판독?L1 캐쉬 : CPU 코어 내, L2 캐쉬 : CPU 코어 밖 다이안?Hard Disk

리포트 | 4페이지 | 1,000원 | 등록일 2014.07.11

다운로드 장바구니
[VHDL]실험12. 16진 counter

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목1216진 counter실험 일자제출자 이름제출자 학번팀원 이름팀원 학번*실험 목적(1) 동기 reset을 포함 ... type)과 하강 에지 트리거형(negative edge triggered type)이 있다.VHDL 표현에서 latch 회로 같은 경우는 지금까지의 조합논리회로에서처럼 이용 ... 구문-Clock 동기 회로 설계를 위한 구문-Process문 내부에서 if~then~else구문과 함께 사용-Rising, Falling Edge를 선택-동일 Process내

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차결과

디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 할 수 있다. Parallel방식은 1 clock당 출력단의 bit수만큼 data전송이 가능하다.⑤ SRAM을 D Flip-flop으로 설계● Read동작에서는 /SEL신호 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이

리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니

이전10개 66 67 68 69 707172 73 74 75 다음10개

파워링크

신청하기