"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,401-1,420 / 2,284건

실험1 프로젝트 전화번호입력 (2013년도 1학기)

Project[;실험(1)]디지털 논리회로전화번호 입력 시스템 구현(학번 입력 시스템)목 차......1.개 요……………………………………………32.소자특성 및 회로설계 ... 하다.2. 소자특성 및 회로설계처음구성은 JK Flip-Flop을 이용해 카운터를 제작하려고 했다. 하지만 그렇게 되면 기판에올라갈 IC의 숫자와 배선, 효율 등이 한참 떨어지 ... 들이 들어가게 된다.나. 회로설계회로설계는 가장 구조가 심플하게 하는 것이 용이하다. 회로도가 복잡해지면 소자사이에납땜하는 동안 쇼트가 발생할 확률이 높아지고 결선이 매끄럽지 못하

리포트 | 20페이지 | 2,000원 | 등록일 2014.07.08

다운로드 장바구니
가산기,감산기 회로 실험(예비)

= (AB)bin + A'B? 실험 설계 및 방법- 실험 방법A. 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색 선 ... ? 실험 제목 : 가산기?감산기 회로 실험? 실험 일자 : 2011년 9월 20일 화요일? 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 가산기와 감산기의 통합 ... 은 접지에 접속, 붉은색선은 전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 실험을 진행한다.B. 논리회로 실험장치 또는 브레드보드에 IC

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
VHDL을 이용한 산술연산회로설계

VHDL을 이용한 산술연산회로설계 B반 5조 2009312075 차승현 2013. 04. 16 Introduction 6주차 실습이었던 산술연산회로설계는 Booth곱셈기와 Alu ... 으로 돌아간다. 2) Describe how you solved 이번 실험 과제는 다음과 같았다. ? ALU ■ 명령어 테이블을 기반으로 설계한다. ■ 연산의 캐리아웃은 무시하고 8 ... 이번 실습은 ALU와 Boost 두 가지를 설계하는 실습이었다. ALU는 산술연산인 덧셈, 뺄셈, 증가, 감소 와 논리연산인 And, Or, Xor, Not을 수행하는 8비트

리포트 | 25페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07

다운로드 장바구니
디지털로직실험 11장 가산기와 크기 비교기

실험11가산기와 크기비교기● 실험 목표□ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계 ... . 실험 보고서에 있는 그림 11-2는 2진/Excess-3 코드 변환 회로의 일부분만 완성한 회로도이다. 이 회로는 2진 입력 수에 0011이나 1001을 더하는 것을 제외 ... 는 입력을 어떻게 연결할지를 결정하고, 회로도를 완성하여라.2. 회로도로부터 회로를 구성하여라. 실험 보고서의 표 11-5 진리표에 있는 모든 가능한 입력을 테스트하여라. 출력은 LED

리포트 | 8페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02

다운로드 장바구니
2013년 1학기 컴퓨터의 이해 - 마이크로프로세서 발전과정, 산업에 기여한점, 최신동향, QR코드 조사 - 만점

논리기술을 사용한 회로는 컴퓨터의 내부처리를 상당히 가속시켰을 뿐만 아니라 부품들을 싼 값에 대량생산하도록 하였다.IBM은 1970년대 초에 들어와 메모리에 집적회로 기술을 전면 ... 코드정 의구 조특장점활 용첨 부Ⅲ. 참고문헌마이크로프로세서1. 정 의마이크로프로세서( Micro Processor )는 컴퓨터의 중앙 처리 장치(CPU)를 하나의 집적 회로(IC ... ) 칩에 집적시키거나 많으면 몇 개의 집적 회로에 집적시켜 만든 반도체 소자이다. CPU와 거의 동의어로 불리지만 비디오 카드의 GPU 같은 마이크로프로세서도 존재한다. 1971년

리포트 | 8페이지 | 3,000원 | 등록일 2015.02.19

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 1=B1, A0>B0 이면 되므로 세 개의 경우를 고려해줘야 한다. 이에 따라 설계한 회로는 다음과 같다.▲ 그림11. AgtB Circuit using XNOR, AND, OR ... Multiplexer, Demultiplexer and Comparator2. 실험 목적● Three-state 소자의 동작 원리와 활용 방법을 이해한다.● Multiplexer의 동작

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
실험9결과 DAC&ADC

or 접속이라고 한다. 단 하나의 풀업저항만 있어도 상관 없으며, 이는 실험 노트에 제시된 회로에서 확인할 수 있다.두 IC의 이러한 장/단점을 잘 살리기 위해 7404는 논리 회로 ... 부터 9까지의 10진 숫자를 Clock signal에 맞추어 2진법으로 바꾼 후 이를 전압 차이로 바꿔주는 Digital to Analog 회로를 구성하였다.실험 2) ADC실험 1 ... 실험) ADCLadder type의 ADC회로이다. 입력단자 시작부와 마지막 저항을 R/2를 연결하고, 각 R 단계마다 OP amp를 연결하여 Digital 신호를 분류해낸다

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
아주대 전자회로실험 설계예비2 CMOS OP AMP 설계

으로 제조된 CMOS는 TTL에 비해 소비 전력이 적고 직접도가 높은 논리회로를 구현할 수 있다.MOSFET은 Gate와 Source간의 전압차로 인해 발생하는 Drain-Source ... 설계 2. CMOS OP AMP 설계● 목적NMOS,PMOS 소자와 커패시터, 저항을 이용하여 2stage CMOS opamp를 설계해보고 동작원리와 동작 특성을 확인 ... (Complementary metaloxidesemiconductor)는 P-MOS와 N-MOS의 단점을 보완하기 위해 만들어졌으며 마이크로프로세서나 SRAM 등의 디지털 회로를 구성

리포트 | 4페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

다운로드 장바구니
기본논리게이트 예비보고서

된다.5. 실험절차(1) 디지털 실험기판 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (A)를 구성하고 데이터 스위치(data switch) SW1과 SW2를 각각 ... 인지 판독한다.(2) 7432 OR 게이트, 7400 NAND 게이트, 7402 NOR 게이트, 7468 XOR 게이트를 이용하여 논리게이트 실험회로 (b),(c),(d),(e)를 구성하고 절차 (1)을 반복하여 표1을 완성한다. ... 기본논리게이트1. 목적기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하여 살펴본다.2. 이론 (디지털 공학 실험;강의 실험

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.29

다운로드 장바구니
7segment실험

을 설계한 그림이다.5. 고찰논리회로 설계모습이번 실험은 카르노맵의 논리연산을 이용해 7segment로 숫자에 불이 들어오게 하는 실험이었다. 평소 전기전자 쪽은 질 알지 못해 ... 이 A'B, ☆지점이 AB', 노란색지점이 AC'이다. 따라서 논리식은 A'B+AB'+AC'이다.4. 논리회로 설계 =AC+A'C'+B =A'+B'C'+BC =A+B'+C =A'B ... 을 이용해 논리식이 맞는지 확인해 보았다. 이 프로그램은 카르노맵 논리식의 맞는 영역까지 구현해주는 아주 유용한 프로그램이었다. 그리고 이 논리식에 맞게최종적으로 논리 회로를 설계

리포트 | 7페이지 | 1,000원 | 등록일 2013.01.02

다운로드 장바구니
디코더를 이용한 조합논리

디코더를 이용한 조합논리1. 실험목적디코더를 이용한 다중 출력 조합 논리 회로를 구현한다.2. 실험부품 및 사용기기17408 AND 게이트17474 플립플롭174LS138 디코더 ... 며, 출력 논리는 신호등을 나타내는 LED를 제어하기 위해 LOW이다.4. 실험순서신호등 디코더이 회로는 4개의 상태와 이론 요약에서 설명한 신호등의 출력 논리에 대한 상태 디코더 ... 적으로 디멀티플렉서와 완전히 같은 회로이다. 이번 실험에서는 디코더 기능에 대해서 설명한다. 디코더는 하나 또는 다수의 입력 라인에서 이진정보를 취하고, 각 입력에 대응하는 특정 출력

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
전전컴설계실험2-2주차결과

적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력출력PQX000011101110(3)반가산기2진 신호(0,1 ... )에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.입력출력ABSC*************101(4 ... 로 구성되어 있다.(3)Hypothesis of this Lab & Basis of the assumption이번 실험은 TTL시리즈를 이용하여 디지털회로의 Gate를 구현하는 것이

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

Labmitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관 ... 적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 마다 지연을 갖고 있다. 일반적으로 프리미티브 게이트의 입력에서 출력으로 가는 지연은 3가지 형태 ... 하는 것과 관계)(3)behavioral modeling(가) 최상위 추상화 수준에서의 회로 설계를 말한다. 아키텍처적인 평가를 할 때 사용한다. 행위 수준 모델링으로 알고리즘상의 검증

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
논리회로간소화

논리회로 간소화1. 실험목적lBCD - 부당한 코드 탐지기의 진리표를 나타낸다.l논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다l간략화된 논리식을 실행 ... 하는 회로를 설계하고 실험한다.2. 실험부품 및 사용기기17400 NAND 게이트1LED1DIP 스위치1브레드 보드15V 직류 전압전원 장치1디지털 멀티미터저항기 330Ω, 1kΩ3 ... . 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 사용되어진다. 진리표는 회로에서 원

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
쌍안정 회로와 RS 래치

지금까지 실험한 조합논리 회로는 그 순간 인가된 입력 조합에 의해 출력이 결정된다. 그러나 조합논리만으로는 대부분의 실생활 응용을 실현할 수가 없다. 조합논리 회로에 대응하는 순서 ... 쌍안정 회로와 RS 래치1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개의 NAND 게이트로 RS 래치를 구성 ... 논리회로는 궤환(feedback)되는 부분에서 내부 상태를 기억하고 있어서 출력이 그 순간의 입력만으로 결정될 수 없다. 궤환부분은 단순한 궤환인 경우 비동기 순서논리회로

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
실험1 예비보고서 실험 1. Basic Gates

하게 표현할 수 있으며, 이와 같이 간략화한 식을 이용하면 같은 기능을 가진 더 간단한 논리회로를 설계할 수 있다.3. 예비보고서(1) 실험방법 (1)에서처럼 2-input gate ... 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.2. 이론논리회로 설계시 Boolean equation를 사용하는데 이는 2진 변수에 관한 ... 진리표를 이용하여 논리회로의 입출력 관계를 Boolean equation 형태로 표현할 수 있고, 이 truth table를 부울 대수의 정리와 법칙 및 연산식을 이용하여 간략

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
6장 인코더와 디코더, 7장 멀티플렉서와 디멀티플렉서

실험 6. 인코더와 디코더1. 그림 6.1의 회로를 구성하고, 출력전압을 표 6.3에 기입하시오.그림 6.1PSPICE 시뮬레이션 결과*실험결과* 표 6.3입력출력DCBA ... 결과7. 멀티플렉서와 디멀티플렉서[목적]1. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.2. 이들 회로를 설계하고 응용방법을 익힌다.[기본이론]1. 멀티플렉서 ... DataselectS0S1D0D1010123MUX표 7.1 4×1 MUX의 진리표입력출력S1S200110101D0D1D2D3이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보

리포트 | 8페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

VHDL 이용한 STOPWATCH 설계 과제1.설계 목적-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.2.설계과정≪ VHDL 소스코드를 계층 구조로 표현하기

리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

다운로드 장바구니
RS와D플립플롭실험(예비)

: 논리회로의 간략화[3주] 실험5: 가산기, 감산기 회로 실험[4주] 실험6: RS와 D플립플록 실험[5주] 실험7: JK와 T플립플록 실험[6주] 실험8: 동기식 카운터[7주 ... 와 동작원리를 이해한다.? 실험관련 이론디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나눌 수 있다. 조합논리회로는 출력이 현재 입력등의 조합에 의해서만 결정되는 논리회로이고 ... 하다.- 참고문헌 : VHDL을 이용한 디지털 논리회로 설계(William Kleitz)오실로스코프로는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 것이 주목적인데

리포트 | 11페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
논리게이트

의 표에 제시된 것처럼 각 게이트는 정논리 기호 또는 등가의 부논리 기호로 표현될 수 있기 때문에 논리 회로망을 분석하는데 용이하다. 이 실험에서는 두 개의 형태가 모두 사용 ... 논리게이트1. 실험목적NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다.다른 논리 게이트를 만들기 위해 NAND와 NOR 게이트를 사용한다.2. 실험부품 및 사용 ... 에서는 +2.4V이상이 1이고 +0.4V이하가 0이다. 부논리(negative logic)에서는 LOW를 1에, HIGH를 0에 대응시키기도 한다.때로는 부논리의 회로를 간략

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니

이전10개 66 67 68 69 707172 73 74 75 다음10개

파워링크

신청하기