"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,301-1,320 / 2,280건

논리결과-4-Multiplexer & Demultiplexer

을 통해 동작을 확인한다.2. 실험 결과실험 1) Multiplexer실험방범 : Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 ... 의 내부회로를 살펴보면 한 개의 입력 값과 두 개의 선택입력 값 그리고 4개의 출력이 있는데 AND GATE와 INVERTER로 구성된 실험 2-1과는 달리 NAND GATE ... 출력이 결정되는 것을 확인할 수 있었고, 구성한 회로가 멀티플렉싱 기능이 이루어짐을 알 수 있었다.실험 2는 실험1에서 74HC20과 74HC04를 이용하여 멀티플렉서를 구성했던 것

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
디지털실험및설계 예비(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실험 이론순서논리회로에를 구성하는 기본소자이며, 흔히 ... 1비트의 정보를 저장하는 회로를 플립플롭이라고 한다. 플립플롭은 두 개의 안정된 상태를 출력으로 갖는다. 이때 출력 값이 상반된 상태에 있다. 종류에는 RS 플립플롭, D 플립플롭 ... , T 플립플롭, JK플립플롭 등이 있다.(1) 기본 RS 플립플롭기본적인 RS 플립플롭은 두 개의 NAND게이트로 회로를 만들 수 있다. 여기서 S와 R은 set과 reset

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
논리결과-6-래치와 플립플롭(Latch & Flip-Flop)

실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험결과실험 1) R-S F/F ... 상태SR(입력전의 값)(입력후의 값)00*************x001101101011111x실험 1은 R-S Flip Flop은 NAND gate 4개로 만들어 볼 수 있다. C ... )는 High를 출력하게 된다.실험 2) D F/F (Gate 이용)D(입력전의 값)(입력후의 값)000010101111입력출력DC(Clock)상태Q(t)Q‘(t)-0불변01Reset0111

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
Up/Down 카운터 예비보고서

= 0000까지 계수한 후에는 어떤 상태로 변하는가?회로도시뮬 결과시뮬 분석실험1번 의 경우 Q바의 값이 다음 플립플롭의 클럭으로 들어가는 다운 카운터의 회로를 설계해 보는 것이다. 위 ... 을 확인할수 있다.(2) 다음 회로를 구성하라회로도시뮬 결과시뮬 분석실험2번 의 경우 X입력 값에 따라서 다운카운터터/업카운터 로 변화하는 회로를 설계하는 것이다. 위의 결과를 살펴보 ... 실험 제목 Up/Down 카운터실험 목적증계수, 감계수 및 증/감계수의 논리를 이해한다.관련이론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정이 출력

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차예비

. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치 ... 를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈 ... PreliminaryReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교

리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
7-segment를 이용한 숫자 출력 프로젝트 최종 보고서

7-segment를 이용한 숫자 출력- 논리회로 실험 -목차1. 서론1.1 7segment의 종류1.2 7-Segment의 제어1.3 사용 소자 DATA SHEET2. 회로 설계 ... 하여 0~9까지 표현되는 논리 회로를 설계 하였다. binary 스위치를 이용하여 0~9까지의 값을 각각 0000~1001로 입력하였고, 7-segment에서 출력이 표현되도록 회로 ... -IN-OR2. 회로 설계2.1 동작 방식의 결정실험에 사용된 7-Segment는 애노드 타입으로 입력 신호가 0이 되면 출력이 on이 되는 특성을 가진다. 회로를 동작하게 하기 이전

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.22

다운로드 장바구니
현대중공업

비교육으로 배운 "RF를 이용한 회로설계 과정"에서 PCB의 공정과정을 배우고, 회로도를 보는 눈의 안목을 넓혔습니다.실험과목 다양한 장비들을 다루고 정비해보았습니다. 장비 다룸 ... 았습니다. 특히, 전자회로 실험에서는 반장이 되어서 수업에 시작하기 전에 학생들에게 나누어 줄 품목들을 분류하고, 제품들이 잘 작동하는지 살펴보고 수업이 끝나면 남아서 뒷정리를 하면서 실험 ... 고, 소프트웨어 개론 수업에서는 자료구조론과 알고리즘을 배웠습니다. 이러한 지식을 가지고 임베디드 설계 과목에서 보드를 이용한 전류, 전압 측정기 설계 과제에서 직접 회로도를 구성해보

자기소개서 | 2페이지 | 3,000원 | 등록일 2014.06.05

다운로드 장바구니
전전컴설계실험2-9주차예비

.Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 4-bit up counter, 8-bit up down counter ... , 응용과제의 Moore State machine을 구현함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증 ... /W 의 Project에 Veliog 코드를 이용하여 자판기동작회로를 설계한다..2. 자판기동작회로를 Synthesize - XST Compile 과정을 거쳐 Compile한다3

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
디지털회로응용설계(자동차 과속 경보장치 설계)

한다. 회로에는 계수회로가 들어있어서 10진 카운터를 4개를 사용하여 최대 999까지 계수하도록 설계하였다. 비교기의 출력을 슈미트 트리거에 연결하여 논리신호를 만들고, 각 카운터 ... 가 발/래치 제어신호 발생회로? 타이머 555를 이용하여 1초 동안 논리 [HIGH], 0.1초 동안 논리 [LOW]를 출력하는 회로를 설계하고 이 신호를 자동차 과속 경보장치에 적용 ... : Cclock신호● CH 1 : Sout신호● CH 2 : Cclock신호실험 4 계수 회로와 래치회로? 4개의 10진 카운터를 이용하여 최대 9999까지 계수할 수 있도록 설계

리포트 | 22페이지 | 3,800원 | 등록일 2014.01.03 | 수정일 2014.11.05

다운로드 장바구니
통신회로 및 실습 - 3GATE 설계

통신회로 및 실습과제 [3] 기본 게이트, 3_입력 게이트, “bufif0”,”notif1”,”notif0”를 이용한 설계정보통신공학과2010160101 윤희진2013.04 ... 은 “비트”로 선언해서 다시 설계한 후, “0,1,x,z”값으로 시뮬레이션 하여 기능을 확인한 다음, 실험하기 에서와 같은 방법으로 기능을 확인해보자.-Verilog Module ... 도록 다시 설계한 후, “0,1,x,z”값으로 시뮬레이션 하여 기능을 확인한 다음, 실험하기 에서와 같은 방법으로 기능을 확인해보자.-Verilog Module-Verilog Test

리포트 | 9페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1 ... PostReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교 : 이 영 택

리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[논리회로실험] 실험11. 디지털 클락

과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... display를 통해 확인한다. 추가적으로 LCD창을 통해서도 확인해본다. 이번 실험을 통해서 분주회로에 대해 복습하고, 간단한 순차회로 설계에 대해 학습할 수 있다. 그리고 7-s ... 실험에서는 VHDL을 이용하여 간단한 디지털 시계를 설계한다. 알람이나 타이머 같은 기능은 없이 순수하게 시간의 흐름만 확인할 수 있는 시계이다. 시계는 7-segment

리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[A+] 기초공학실험 레포트 자동차 경보기 시스템

함수를 이용한 수식과 같음을 알 수 있다.→ 위의 수식을 회로도를 만들기 위한 논리 게이트 수식으로 변환하면( K and bar{R} and bar{D} and O ) or ( K ... 지연을 제외하고는 진리표를 통해 얻은 값과 일치함을 알 수 있다.5. 결 론사실상 이번 실험은 실제 실험 기구를 이용한 실습이 아닌 단순히 컴퓨터 프로그램을 이용해 회로도를 짜고 그 ... 생활에서 많이 접하고 있는 가전 제품이나 반도체 등 많은 부품들이 이러한 회로도를 기초로 하여 만들어지고 또한 우리가 실습한 프로그래밍을 이용한 가상적인 실험을 통해 실제 제작에 있

리포트 | 4페이지 | 1,500원 | 등록일 2015.03.29

다운로드 장바구니
[논리회로실험] 실험7. shifter

과 목 : 논리회로설계실험과 제 명 :VHDL을 이용한 순차회로설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05 ... ..Introduction이번 실험에서는 VHDL을 이용하여 순차회로를 설계하였다. 자세히 이야기 하자면 여러 가지 shifter를 설계하였다. 이번에 설계한 shifter는 'Circular ... 하는 shifter를 설계하였다. 이번 실험을 통해서 asynchronous reset을 사용하면서 asynchronous reset에 대한 이해도 할 수 있었다.Design①

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
전전컴설계실험2-6주차결과

감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있 ... 을 이용해 감산논리회로를 코드로 구현하고, FPGA모듈에 프로그래밍하여, 시뮬레이션과 하드웨어 장비동작으로 검증해본다. 그리고 Comparator의 개념과 구현방법을 이해하여 1-bit ... 한다.-감산기 논리 회로-감산지 진리표XYZ(B in)DB(B out)0*************10110110010101001100011111-비교기두 수의 대소를 살피는 회로

리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 11 가산기와 크기비교기

실험 11가산기와 크기 비교기실험 목표4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.사용 ... 가 발생 했을 때 LED에 불이 들어오도록 부호 있는 수에 대한 4비트 가산기의 설계 단계를 진행할 것이다. 실험 보고서의 그림 11-4에서와 같이 7438A 가산기와 7404 6조 ... 하여라. 부울 식의 한 항에 대해서 드모르간의 정리를 적용하면 이들 입력만을 사용하는 회로를 그릴 수 있다. 박스 안에 회로를 그려라. 강사가 지시한다면 회로를 구성하고 테스트하여라.실험

리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털실험 15예비 up/down counter

에서 제품이 생산되어 랜덤하게 출하검사가된다. 이때 제품의 생산개수를 카운터 하고 검사시 불합격점인 경우 생산개수가 감소한다. 실험가능한 회로를 구성하라.문제 1번을 위해 설계한 회로이 ... 할 수 있는 회로이므로 다시 설계는 하지 않는다. 실험 2에서는 2개의 플리플롭만 사용했지만 같은 방법으로 추가해서 회로를 만들면 될 것이다. 동기식의 경우 실험 3번과 같 ... 디지털실험 예비보고서실험 15. up/down counter실험 목적증계수, 감계수 및 증/감계수 논리를 이해한다.이론증가 2진 카운터 sequence에서는 내부의 상태를 변화

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 직관적으로 설계할 수 있다. Input과 Output이 Gate를 통해 변하기 때문에 Delay가 생긴다.최상위 추상화 수준에서의 회로 설계로써, 논리적 회로를 구조적으로 평가할 때 ... 전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 5주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계보고서

flop이번 실험의 핵심으로서 edge triggered flip flop은 게이트 상호간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안 ... 만 출력이 변화하도록 하는 역할을 한다.master-slave D flip flop 시뮬레이션/결과a.논리 회로도Master-slave D flip-flop이 positive edge ... triggered D flip-flop의 특성을 가지고 작동을 하기 때문에 여기에 reset과 clear를 추가하였다.b. 시뮬레이션 결과시뮬 분석이번에 실험할 설계

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) Ripple Carry Adder,CLA Adder Simulation 결과 보고서

한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 ... 은 NETLIST를 HSPICE로 시뮬레이션⑥ 두 시뮬레이션의 결과 비교3. 회로 설계 방법이번 실험에서는 총 2가지의 회로를 설계한다.@1. Ripple Carry Adder의 설계방법 ... 의 출력 신호 Sum과 Carry를 출력하는 논리 회로이다.Ripple Carry Adder는 간단하여 빠르게 설계할 수 있는 장점이 있다. 하지만 Full Adder의 Carry

리포트 | 22페이지 | 2,000원 | 등록일 2015.09.30 | 수정일 2015.11.11

다운로드 장바구니

이전10개 61 62 63 64 656667 68 69 70 다음10개

파워링크

신청하기