"fpga 프로젝트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

fpga 프로젝트 하이닉스 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"fpga 프로젝트" 검색결과 121-140 / 347건

Dotmatrix를 활용한 지렁이 게임 프로젝트

. 12. 13)주제 : Dotmatrix를 활용한 지렁이 게임 프로젝트15 조학 번(ID)성 명(Name)Dotmatrix를 활용한 지렁이 게임 프로젝트1목차1. 프로젝트 주제명 22 ... . 프로젝트 설명23. 설계 일정(Schedule)24. 사용자 인터페이스 및 명령어35. 알고리즘(Algorism)65.1. 전체 시스템 구성도65.2. 주요 함수 설명75.3 ... . 순서도86. 소스코드97. 결론201. 프로젝트 주제명Dotmatrix를 활용한 지렁이 게임 프로젝트2. 프로젝트 설명어릴적 누구나 한번씩 해본 경험이 있는 지렁이 게임을 모티브

리포트 | 21페이지 | 1,000원 | 등록일 2014.12.04

다운로드 장바구니
판매자 표지

[VHDL,AVR]전자 오르간 피아노 quartus2 설계 프로젝트

프로젝트QUARTUS 2와 FPGA kit를 이용하여 자유연주와 저장이 가능한 전자 오르간을 구현.1. 자유 연주 기능2. 녹음 기능개선 사항1.Clk_div Block에서의 주파수 (Sampling) 증가2.Ram의 array 증가3.추가적인 switch 사용

리포트 | 13페이지 | 3,000원 | 등록일 2014.12.15 | 수정일 2021.07.08

다운로드 장바구니
led로 문의 동작을 표현하는 엘레베이터 구현(verilog HDL,FPGA board)

1. Elevator 소개Elevator 특징-5층 엘리베이터 시스템-상태는 reg [1:0] status로 "11" 문이 열리고 닫히는 상태 "10" 상승상태 "01"하강상태 "00"정지상태로 나누고 각각 상태일 때 외부 입력이나 내부 입력이 들어올 때 다음 상태를..

리포트 | 34페이지 | 3,000원 | 등록일 2013.12.28 | 수정일 2013.12.30

다운로드 장바구니
텔레칩스 합격자소서

마다 최선의 수를 놓기 위한 수 읽기를 했습니다. 덕분에 분석하는 일에 강점을 보였습니다. 4학년 때, 음성인식 길 안내 인형 프로젝트를 진행하면서 동작이 잘 안 했었습니다. 부분 ... , 모터 부분의 전력 부족, 기기 간 통신 알고리즘의 문제점을 파악했습니다. 이 문제점들의 해결 방법을 조사한 후, 다시 역할 분담을 통해 해결하고 프로젝트를 완성했습니다.[빠른 ... 의사결정을 위해]단점으로는 의사결정을 하는 데 느린 것입니다. 특히나 팀 프로젝트를 진행할 때, 강한 추진력이 필요하거나 기간을 맞출 때 주저하는 경우가 많았습니다. 항상 이것

자기소개서 | 4페이지 | 3,000원 | 등록일 2019.04.08

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

에 알맞게 대응시켰다.이후 작성한 회로도와 코드를 FPGA에 성공적으로 프로그래밍하였다.그 결과 반가산기의 진리표와 부합하게 A와 B 중 하나만 입력하면(1, 2번 버튼 중 하나 ... (half_adder.sch)를 전가산기 프로젝트에 불러오면 위 사진과 같이 전가산기 프로젝트 하위 카테고리에 들어가고반가산기를 Symbol로 만들어 새로운 전가산기 프로젝트에서 사용 ... 하면 왼쪽 사진과 같은 형태로 프로젝트 상에 나타나는 것이 아니라 오른쪽 사진처럼 간략화되어 나타난다.즉 왼쪽과 같이 복잡한 형태의 회로도가 만들어지는 것이 아니라 오른쪽 사진

리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
SW기반 지능형 SoC 산업 환경분석

CPU(좌)와 GPU(우)의 회로도 비교○ (FPGA) 활용 목적에 따라 재 프로그래밍이 가능한 반도체로서 개발에 투입되는 시간이 짧고 원하는 작업에 맞춰 연산 처리가 가능해 유연 ... 반도체 분야에 공격적인 투자를 하고 있으며, DNN 가속 기술을 보유한 업체들을 집중적으로 인수 합병하거나 협력 중임* ’15년에는 FPGA 선두 제조업체인 알테라를 인수하여, 시스템 ... 설계자가 요구하는 대로 칩 구성이 가능하다는 FPGA의 장점을 이용하여 자동차, 사물인터넷(IoT), 인공지능처럼 용도에 따른 프로세서를 제공* ’16년 인수한 인공지능 반도체

리포트 | 15페이지 | 3,000원 | 등록일 2020.06.09

다운로드 장바구니
숭실대학교 정통전 디지털공학실험 Quartus 프로젝트 입니다. quartus프로젝트파일, testbench, 보고서, 사진들 다 포함 만점짜리입니다 술자리 Up-Down게임

1. 동작설명이번 프로젝트로 술게임 중 하나인 Up-Down 게임을 만들어보았다. 기능으로는 벌칙 숫자를 정해놓고 숫자를 하나씩 입력하면서 7segment LED에 나오는 UP

리포트 | 10페이지 | 2,000원 | 등록일 2014.10.12

다운로드 장바구니
6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

를 처음에 clr을 충분히 1로 잡아준 뒤 0으로 내려가 FF값을 초기화할 수 있도록 하면 해결 할 수 있을 것이다.8. FPGA Simulation1) Quartus 프로그램 ... 을 실행하여 프로젝트를 생성한 뒤 프로그래밍한 Verilog 파일을 불러왔다.2) Main회로를 Top level로 설정한 뒤 Compile 하였고 에러는 발생하지 않았다.3) Pin ... 하였다.bcdripplecounterregistershift register토의이번 실험은 FlipFlop을 사용하여 sequential circuit을 설계해 보았는데 FPGA로 할때는 초기

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택 ... . Xilinx자일링스 사는 현장 프로그래머블 게이트 어레이(FPGA)로 알려진 리컨피규러블 하드웨어 IC 부분에서 가장 큰 개발업체이고 팹레스 제조업체이다. 자일링스는 소자를 유용 ... 한다.프로젝트를 만들고 프로젝트를 실행할 폴더를 생성한다.HDL을 선택한다.New Source를 클릭한다.Boundary Scan을 선택한다.왼쪽 사진과 같이 설정한다.Select

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
VHDL을 활용한 도트매트릭스 문자 출력

Ω),Level-up QB-FPGA200EP2C-USB Starter Kit (대여)개발기간 : 2013. 10. 28(월) ~ 13. 12. 23(월)대여받은 VHDL 실습용 키트 ... 해둔 소스코드와 컴파일을 한후 실행을 한다.8*8도트 매트릭스를 사용하여 버튼 조작에 따라서 문자를 출력하는 프로젝트를 진행하였다.8*8이라서 문자 구현시 한글의 구현시 크기 및 ... 를 사용하였다.프로젝트 초기 목표는 아래보는 사진과 같다. 8*8 매트릭스가 있으면 4개의 스위치로 조작하여 알파벳, 숫자, 특수문자를 구현하게 하는 것이다.버튼을 클릭하면 문자

리포트 | 14페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.05.21

다운로드 장바구니
캐릭터 LCD 프로젝트 제안서

캐릭터 LCD프로젝트 제안서1. 프로젝트 목표FPGA Board의 사용법을 익히고 능숙한 사용을 위해 Quartus를 이용하여 캐릭터 LCD를 구현한다. 캐릭터 LCD의 동작 ... 원리를 알고, 직접 구현해 봄으로써 캐릭터 LCD에 사용되는 모듈과 개념, 알고리즘을 이해하고 필요한 것이 무엇인지, 어떤 방법으로 구현하는 것인지 알 수 있다.2. 프로젝트의 설명 ... 으면, LCD 내부 동작에 의해서 C.G.RAM, D.D.RAM으로 부터 DR로 데이터가 전송된다. FPGA키트에서 DR의 데이터를 읽어 내면 D.D.RAM과 C.G.RAM의 다음 번지

리포트 | 19페이지 | 1,500원 | 등록일 2008.12.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

.1. New ProjectFile ⇒ New Project프로젝트의 이름과 경로를 한다.프로젝트 생성 후 설정값이 올바르게 되었는지 확인하고 Finish 버튼을 누른다.프로젝트 ... 한다.Simulatile).2. 실험 방법2.1. AND GateFile ⇒ Project프로젝트를 만들고 프로젝트를 실행할 폴더를 생성한다.이름은 AND로, Schematic 선택 후 Next ... 을 선택하고 입출력 포트를 생성한다.두 입력을 a, b로, 출력을 x로 설정한다.Source를 저장한다.File ⇒ Save AsAnd_test.schSource 프로젝트에 추가

리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계

FINAL Projectbooth multiplier 와 carry Look ahead adder를 이용한 자판기 설계1. 프로젝트 소개(1) 프로젝트 목표수업시간을 통해 배운 ... Target : CYCLONE II EP2C35F672C6 (FPGA)-----------------------------------------------------------------

리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계, Quartus로 ALTERA 코딩을 한 볼링 게임

FPGA를 이용한 디지털 시스템 설계의 최종 프로젝트는 quartus프로그램에서 verilog로 볼링게임 구현 및 점수를 계산하는 프로그램을 만드는 것이었다. 중간고사 이후 실습 ... 시간부터 ALTERA라는 보드를 사용하여 quartus라는 프로그램으로 verilog로 LED, FND, VGA를 코딩하였는데 최종프로젝트는 이 모든 것을 사용해야하는 것이어서 쉽 ... 지 않은 프로젝트였다. 처음에는 무작정 생각대로 코딩을 해보았는데 쉽지 않다는 것을 느끼고 case문을 만들어서 state마다 역할을 나누어 코딩을 하였다. 실험 때도 다루어 보

리포트 | 1페이지 | 5,000원 | 등록일 2012.12.26

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

]실제 회로를 구현하는 것이 매우 복잡하므로 Xilinx schematic으로 회로를 그린 후 FPGA로 구현 하였다. 이때, x2~x0는 DIP_SW[2] ~ DIP_SW[0 ... 다. 이는 [그림 15]의 adder/subtractor unit을 통해 구체적으로 구현된다.실험 4)에서는 실험 1) ~ 3)의 회로를 VHDL로 설계하고 FPGA로 구현 ... 하였다. VHDL로 설계시 실험 에서 사용할 수 있는 TTL 소자의 개수 및 종류와 fan-in, fan-out을 고려하여 처음 설계한 회로를 변 형할 필요가 없으므로 매우 편리하다. 남은 실험과 텀프로젝트에 대비하여 VHDL에 대해 충분히 숙 지할 필요가 있을 것 같다.

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
FPGA VHDL up & down counter (업다운카운터)

기초 FPGA 실험 Report응용컴퓨터공학과32072198정성훈2013.06.07▶ 프로젝트 내용⇒ 0~15 사이의 숫자를 세면서 16진수와 2진수로 동시에 변환해주는 4Bit

리포트 | 3페이지 | 1,000원 | 등록일 2013.06.23

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

을 ject프로젝트를 만들고 프로젝트를 실행할 폴더를 생성한다.HDL을 선택한다.왼쪽 사진과 같이 설정한다.File ⇒ NewText File을 선택한다.4비트 병렬 데이터 전송 ... 을 선택한다.PROM에 프로그래밍할 파일을 선택한다.PROM File을 생성하지 않았고 FPGA에만 다운로딩 하기 때문에 파일 선택을 하지 않는다(Cancel 버튼을 클릭한다).칩 ... 을 선택한다.PROM File을 생성하지 않았고 FPGA에만 다운로딩 하기 때문에 파일 선택을 하지 않는다(Cancel 버튼을 클릭한다).칩 모양에 마우스를 놓고 마우스 오른쪽 버튼

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
Lab#04 Combinational Logic Design 1

의 Subtract 연산을 수행할 수 있다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200 ... -Xilinx ISE.-ISim (simulator)-XST (Synthesis tool)나. Methods1) Half Adder Logic design가) 프로젝트를 생성한다.(Top ... level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후

리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
logical circuit 을 이용한 신호등 구현

논리회로설계 및 실험 1 분반 15 조 제안서 200724490 오승민 201024536 정해인개요 주제 내용 FPGA 보드에서 사용하는 모듈 신호등 작동순서 구현내용 세부내 용 ... , 경고음 구현 △ 좌회전 및 우회전 방향을 Dot-Matrix 에 표시 ♤ 관리자 모드를 만들어 신호등의 신호시간을 변경가능FPGA 보드에서 사용하는 모듈 신호등 표시모델 좌회 ... 은 출력을 한다 - 관리자 모드 회로에서 신호 컨트롤 회로에 있는 신호시간을 조정 할 수 있다 . 관리자 모드 입력 회로구현내용 3- 방향 표시 FPGA 에 있는 신호등 모델로는 좌회전

리포트 | 18페이지 | 1,000원 | 등록일 2012.05.05

다운로드 장바구니
Lab#07 Sequential Logic Design2

에 의존하게 된다. 일반적으로 상태의 수를 줄이는데 사용된다.2. Materials & Method가. Materials-FPGA(Filed Programmable Gate Array ... )-XC3S200-Xilinx ISE.-ISim (simulator)-XST (Synthesis tool)나. Methods1) Moore machine가) 프로젝트를 생성 ... 한다.(Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기