"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

"디지털논리회로설계" 검색결과 121-140 / 2,318건

판매자 표지는 다운로드시 포함되지 않습니다.

판매자 표지

홍익대_디지털논리회로실험_2주차 예비보고서_A+

디지털 논리실험 및 설계 2주차 예비보고서실험 준비1.1 NAND 7400 게이트, NOR 7402 게이트, XOR 7486 게이트의 datasheet를 확인하시오.7402 ... NOR 게이트는 지금까지의 게이트와는 다르게 1번 pin이 output이기 때문에 유의할 필요가 있다.1.2 기본 실험 (4)의 회로를 구현하시오.1.3 응용 실험 (1), (2 ... ), (3)의 회로를 구현하시오.응용 실험(1)응용 실험(2)응용 실험(3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오.= (A+B)(A+C) [∵드모르간 법칙]= AA

리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

[A+] 디지털논리회로 VendingMachine

리포트 | 15페이지 | 4,500원 | 등록일 2021.08.04

다운로드 장바구니
판매자 표지

[A+예비보고서] 실습 7. 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :. 실습 목적여러 종류의 게이트의 기능을 측정 ... 하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.NAND gate와 NOR gate의 회로도는 아래 그림1,2와 같다.XOR gate의 진리표와 논리식은 다음과 같 ... 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1)에서 0V (논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각

리포트 | 7페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... 의 설계에서와 마찬가지의 패턴이 출력됨을 확인할 수 있었다.검토사항1)Combinational 논리 회로의 최소화는 회로의 gate의 숫자나 wire의 숫자, 길이를 줄여주게 된다 ... - 표시장치(display devices)의 동작원리를 이해한다.이론3.1 Combinational circuit design설계하려는 회로에 대한 논리식은 Boolean

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

1. 실습목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실슴에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태 ... 가 전이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.2. 코드1) moore.vmodule moore(clk, rst, i, m, n, y);input c

리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 5주차

) 비교회로(comparators)디지털 컴퓨터 시스템 및 장치의 설계과정에서 두 개의 이진수의 비교를 통해 프로그램 및 논리의 흐름을 결정하는 것은 매우 일반화된 동작이다. 두 ... 5주차 결과레포트비교 및 연산 회로1. 실험 제목: 비교 및 연산 회로2. 실험 목표:(1) Exclusive-OR 회로를 이용한 비교회로의 구현 및 동작원리 이해(2) 기본 ... gates를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해(3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해3. 이론3-1

리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 7. 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습-실습 7 결과보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :7-4. 설계 실습 내용 및 분석7-4-1 설계 ... 은 진리표에 나와있는 것처럼 A는 논리값 1, B는 논리값 0 상태로 최종적인 출력 결과는 동일하다.7-5. 검토사항본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함 ... 하여 요약한다. 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이 잘되었다고 생각하는가? 실습이 잘 되었거나 못 되

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. (비동기/동기 counters)- State machine을 분석하고 설계할 수 있 ... 하는 순차 논리회로이다. 일반적으로 000->001->…->111->000과 같이 n-bit 숫자가 증가/감소하는 기능을 수행한다. counter는 여러 개의 flip-flop ... machine은 n개의 flip-flop을 이용해 2n개의 state를 갖게 되며, 이러한 state와 입력에 따라 다음 state, output을 결정하는 순차 논리회로이

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

1. 실습목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터 ... 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다.2. 상태 천이도현재 ... 를 설계한다. BCD카운터는 0에서 9까지 카운트 하므로 앞에서 설계한 UP-Down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1씩 증가하도록 한다. 그리고

리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다.-Exclusive ... 다면 그111010111101표20-1 논리회로에 대한 진리표STEP 21:표20-1을 보면, 입력 DIO0~DIO3 중에서 1의 개수에 따라 출력이 나오는 것을 알 수 있다. 입력 ... -OR gate의 동작원리와 활용방법을 이해한다.이론2.1 MultiplexersMultiplexer(MUX)는 n개의 입력으로부터 한 개를 선택해서 출력과 연결해주는 digital

리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
클럭분주회로설계 verilog 설계

제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건 ... 에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 배운다.실습 내용실습결과Verilog, VHLD설계1. 클럭 분주회로를 verilog로 설계

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... .-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 의 조합에 따라, 출력 중 하나를 high로 만드는 기능이고, 회로에서는 표시할 digit을 선택해주는 역할을 하게 될 것이다. 이 때 enable신호인 E는 PULLUP으로 해야

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
논리회로설계실험 - 디코더/엔코더 예비레포트

논리회로설계 실험 예비보고서 #4실험 4. 디코더& 엔코더 설계1. 실험 목표디코더와 엔코더의 원리를 이해하고 3x8 디코더와 8x3 엔코더를 VHDL에서 동작적 모델링과 자료 ... 는 디코더 논리회로를 설계할 수 있다. 입력을 a~d, 출력을 A~G라고 하면 그 결과는 다음과 같다.A=c` prime a prime +`ca+`d`+c` prime b`B=b ... 공통적으로 사용되는 유형의 집적 회로이다. 이진수 디코더는 부호화된 2진수 정수를 부호화되기 전으로 되돌리는 조합논리회로이다.n TIMES 2 ^{n} 디코더는 2진수로 된 n개

리포트 | 9페이지 | 2,000원 | 등록일 2021.10.09

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

Cout 을 출력한다.참고 자료 : 실습 교재 이론부, Digital Design 4 Ed.2. 실습 목적- 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로 ... 아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조 ... 의 모든 변수의 값을 ‘0’ 과 ‘1’ 로 표현한다.조합 논리 회로는 입력의 조합에 따라 출력이 결정되는 회로이며 설계 순서는① 회로의 기능을 입력과 출력의 관계로서 명확하게 표현

리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 하게끔 구현한 것을 보여준다.3. 동작 결과 및 설명전체적인 동작을 확인해보자.일단 전체적인 회로 구성은 위 사진과 같다. Idle 상태이기에, 4-digit display는 ‘-- ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
부산대학교 기전실 스톱워치 설계

6월 7일★★★ 순서 ★★★Part 1. 서론Part 2. 기본 설계Part 3. 추가 기능 설계Part 4. 간단한 팁논리회로 및 기초전자전기실험으로 배운 지식을 활용 ... . Marcovitz / 디지털 논리설계 ; Introduction to Logic Design 3rd Edition / 최종필 강정원 공역 / 한국맥그로힐(McGraw-Hill Korea ... ) / 2010년 01월 10일2. 김재호, 김성신, 남일구 공저 / 논리회로 설계 및 실험 / 부산대학교출판문화원 / 2021년 02월 26일3. 논리회로(EE30396) 강의

리포트 | 7페이지 | 2,500원 | 등록일 2021.07.20 | 수정일 2023.06.06

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.*SR-, D-, JK- flip-flop*setup time과 hold ... circuit은 현재의 입력 뿐만 아니라, 이전의 입-출력에 의해 만들어진 현재의 state에 의해서도 출력이 결정되는 회로이다. Sequential 회로는 Latch와 Flip ... Qpast Q’1110표6-1 – D latch의 tableSTEP 7:그림7-1 CLK_LFC를 이용한 D latch그림 7-1과 같이, 그림6-1의 회로의 BTN_0를 CLK

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... , 기능 등을 직접 설계하고 작동 가능하도록 제작한다 . 교과목 소개 02 창의적 공학설계 창의적 설계 공학기법 (TRIZ) 를 결합시켜 팀으로 설계활동을 이해하고 직접 수행 ... 개요 04 헤드폰의 기본 원리를 배우고 이를 토대로 직접 외관 , 기능 , 재질 등을 결정하여 헤드폰을 만든다 . 인체공학적 설계 : 사람의 귀 모 양 을 본 딴 디자인 재질

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
디지털논리회로2 중간고사

참고)• LSB 부터 출력• A의 출력을 x, B의 출력을 y로 정의• 가산에 의해 발생하는 캐리는 JK-F/F에 저장한 뒤 다음 자리 연산에 더함1) 상태표2) 논리식 도출3) 논리 회로도 작성 ... [문제 1] – 10점다음은 Jk-F/F과 T-F/F의 회로도이다. 여기표를 완성 하시오.[문제 2] – 20점다음 순차회로를 해석 하시오.1) 논리식 작성2) 상태표 작성3 ... ) 상태 천이도 작성[문제 3] – 30점 [ 직렬가산기 설계 ]시프트 레지스터 A, B에 저장되어 있는 데이터를 더해서 A에 누적하여 저장하는 기능 구현(아래의 Full-Adder

시험자료 | 1페이지 | 2,000원 | 등록일 2021.11.23

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기