"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 논리 회로 게임 디지털 논리회로

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 61-80 / 2,322건

논리회로, 디지털공학, 회로 설계

2010년 논리회로 설계보고서제 출 자 이 름제 출 자 학 번제 출 자 분 반담 당 교 수마 감 일 시제 출 일 시이 메 일 주 소점 수/ (점수/만점)목 차⑴ 시뮬레이터 요약 ... 을 사용할 수 있으며, 사용하기가 간단한데 비해 기능이 다양하다.특히 실제로 사용하기 전에 회로를 시뮬레이션 해 볼 수 있어 유용하다.⑵ 설계 ①：기본 논리게이트 설계 및 구현① NOT ... ⑵ 설계 ①：기본 논리게이트 설계 및 구현⑶ 설계 ②：불 대수와 드로르간의 정리 설계 및 구현⑷ 설계 ③：Exclusive-OR 게이트 설계 및 구현⑸ 설계 ④：가산기와 감산기 설계

리포트 | 61페이지 | 2,500원 | 등록일 2013.10.16

다운로드 장바구니
아날로그 및 디지털 회로 설계 실습 8. 논리함수와 게이트

서8-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 XNOR ... (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라.NAND (AND+NOT)NOR (OR+NOT)XOR :Y= bar A B+A ... -2 NAND 게이트 설계 및 특성 분석(A) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법

리포트 | 4페이지 | 1,000원 | 등록일 2018.03.21

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

: 다수3. 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 ... , XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR 회로도를 설계한다.- NAND : NAND 게이트는 AND 게이트의 출력을 NOT ... 게이트의 입력으로 연결하여 하나의 단위회로를 구성한다. 입력들이 모두 1일 때만 출력이 0이 되는 연산기능을 갖는 회로이다.

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
디지털 논리 TFF 회로 설계

소개글스위치 레벨로 구현된 비동기 제어 입력 신호 t을 갖는 tff회로 설계 및 검증논리회로아래와 같은 진리표를 갖는 tffT clk Q1 rising 토글(Toggle,현재상태

리포트 | 5페이지 | 5,000원 | 등록일 2012.08.11

다운로드 장바구니
디지털회로설계이론 산술논리연산

-B는 A+(B의 2의보수)와 같이 수행함으로써 구할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4bit 병렬 2진 가산기 ... 연산 사용컴퓨터와 같은 디지털 시스템에서의 연산은 2진법 사용BCD 가산기2진수 병렬 가산기의 결과에 보상회로 부가BCD 연산 사용2진수 (0~1)일상 생활10진수 (0~9)9이하 ... 6. 산술논리연산가산기반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.가산기전가산기 : 두 개의 비트 A

리포트 | 13페이지 | 1,000원 | 등록일 2013.10.27

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 를 설계하였다. 그래서 아래의 그림 좌측과 같이 회로 구성이 복잡해서 오류가 많이 발생하였다. 그 후에 하나의 Quad 게이트에서 여러 개의 게이트를 사용하여 회로를 간단히 하여 성공 ... 의 출력 값은 0이 된다.③ XOR 게이트 : inputs 값이 서로 다른 경우에만 1이 출력된다.(2) 설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 예비 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트예비 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 로 XNOR의 회로도를 설계하라. ABX001010100111(2) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확 ... ) 게이트를 사용하여 만든 4x2디코더의 기능에 대해 설명하고 그 정의에 따라 진리표를 만드고 4x2회로도를 설계하라.- 4x2 decoder는 2개의 Binary Input Signal

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
디지털논리회로 FSM 설계 유료 빨래방 구동회로

DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1 ... .Title유료 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2 ... .Specification1. 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2

리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니
판매자 표지

디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

한 회로가 되었다. (마지막장 그림 참조)어떻게 코딩을 해야할까 하다가 우선 처음으로 되돌아가 진리표에서 S의 논리식을 다시 찾았고,S의 논리식을 X와 X’으로 묶어서 정리할 수 있 ... =X[Y(CIN’)+Y’(CIN)]+X’[Y(CIN)+Y’(CIN’)]으로 표현되고 총 3개의 MUX를 이용하면 간단히 회로를 짤 수 있었다.그런데 잘 생각해보니 처음에 Y에 의해

리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

다운로드 장바구니
실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 수행하는 프로젝트이다.2. 관련이론 및 사용부품(1) 레귤레이터회로도에 5V

리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

다운로드 장바구니
[컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로 ... 90DM74LS90DM74LS04JK 플립플롭실제 구현한 디지털 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계 ... 의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 아래그림에 나타낸 디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트

리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

다운로드 장바구니
[디지털논리회로] 커피자동판매기 설계

diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... 설계 프로젝트 결과보고서 2011 년도 1 학기 커피 자동판매기 설계목 차 설계 사양 변수 결정 ( 입력 , 출력 , 상태 ) Flip-Flop 의 결정 상태도 (State ... 에서 100 원이 입력되었을 때 Case 3. 200 원에서 100 원이 입력되었을 때 프로젝트 결과 및 고찰 - 1 -설계 사양 커피 한잔의 값은 300 원이고 , 동전은 100 원

리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

다운로드 장바구니
논리회로-디지털시계 설계 텀프로젝트 발표자료

..PAGE:1Digital logic designTerm project11조..PAGE:2topic..PAGE:3Topic : 디지털 시계..PAGE:4Design ... ..PAGE:12Step 7 : implementation▲ 오전 오후 표시부▲ 시간 표시부..PAGE:13Step 7 : implementation▲ 단발 펄스 회로(시간 조절 회로)

리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 제안서

Digital Logic Term Project Proposal수강번호132411 조■ Title : 24시간 표현 디지털시계■ Objective24시간이 표현되는 디지털시계 ... 를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System ... ■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, 보고서 작성

리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 있는 디지털 도어록은 FSM 이론과 카운터를 이용해 설계할 수 있는 대표적인 회로의 하나이다. 이와 같은 디지털 도어록을 설계하기 위해서 기본적으로 필요한 개념이론들은 이 다음

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
디지털논리회로리포트(4진업카운트설계)

JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표

리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력 ... 다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리

리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)

진리표를 만들고, 2X4 회로도를 설계하라.디코더(decoder): n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로. ... (3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
디지털논리회로 설계 프로젝트 보고서

디지털논리회로 설계 프로젝트 보고서프로젝트의 제목 : 디지털 시계 설계설계자(팀원 전체) 성명 :제출일 : 2008년 12월 20일국문요약 : 디지털 논리 회로 시간에 배웠 ... asynchronous circuit. Each clock's units entered Each unit's Seven Segments.Ⅰ 설계와 관련된 이론적 배경·디지털 논리회로 ... 던 논리 회로와 조합 회로에 대한 지식을 바탕으로 디지털시계를 Quartus Ⅱ를 이용해서 만들어 보았다. 주요 구성은 Clock Base, Time Setting, Am Pm 표시

리포트 | 9페이지 | 4,200원 | 등록일 2011.01.09

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다. ... 이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기