"디지털논리설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

실험12 멀티플렉서 verilog 게임 fpga 프로젝트 논리회로설계 현대자동차 stopwatch 설계 전전설2 엘리베이터 설계 디지털공학개론

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리설계" 검색결과 121-140 / 4,387건

디지털 논리회로 Verilog HDL 을 이용하여 RLC 주사위 게임 (RLC DICE GAME) 설계

Digital Logic CircuitTerm ProjectRLC Dice Game제출일 : 2013.6.25.교수님 : 윤홍일 교수님들어가며이번 프로젝트에서는 RLC Dice ... Game을 xilinx 의 ISE프로그램을 통하여 설계해본다. 게임기의 설계 사양과 옵션 사항 들을 Verilog HDL을 이용하여 코딩해보고 결과를 Modelsim 프로그램 ... _POT_1, SEGMENT_POT_04-3) reg : 현재 누가 toss를 누를 차례인가는 turn에 저장하였고, turn 은 이번 설계에서 마치 state처럼 행동한다. 그 밖

리포트 | 25페이지 | 3,500원 | 등록일 2014.03.15

다운로드 장바구니
디지털 논리와 컴퓨터 설계(David Money Harris) 연습문제 6장

디지털 논리와 컴퓨터 설계(David Money Harris) 연습문제 6장slt $t0, $s1, $s0 #if h

리포트 | 2페이지 | 1,000원 | 등록일 2012.06.17

다운로드 장바구니
디지털도어락(digital door lock)설계-논리회로설계실험

Digital Door Lock중간고사 대체 Project 과제 : Digital Door Lock 설계1. 프로그램 설명흔히 전자키로 쓰이는 digital door lock ... 을 간단하게 설계해 보았다. 비밀번호를 변경하는 기능과 문을 여는 기능 두 가지를 수행할 수 있다.먼저 비밀번호는 ‘*’과 ‘#’을 제외한 6가지 숫자로만 설정할 수 있다. 이 비밀 ... 에 잘못된 비밀번호를 누르거나, 비밀 번호 변경 시 * 또는 # 버튼을 잘못 누른다거나 할 때 값이 ‘1’로 변하는 std_logic형 output값이다. 실제 모델 설계 시

리포트 | 16페이지 | 4,000원 | 등록일 2009.10.23 | 수정일 2015.11.04

다운로드 장바구니
디지털 논리와 컴퓨터 설계(David Money Harris) 연습문제 5장

5.8 5.15 5.17. 5.19. 5.20 5.23 5.26 5.29 해답입니다....

리포트 | 3페이지 | 1,000원 | 등록일 2012.05.23

다운로드 장바구니
[텀프로젝트]디지털 논리회로 설계 - 2자리수 16진수 가감산기

2013.12.3 디지털회로설계 결과보고서 20080XXXXX XXX 20090XXXXX XXX 20090XXXXX XXX 20110XXXXX XXX목차 주제 설명 블록 ... 도 (Block Diagram) 프로그램 순서도 회로도 (Circuit) 기기 및 부품 리스트 (Equipment and parts list) 결론 및 향후과제 Q A주제 설명 논리 게이트 ... tCircuitEquipment and P arts list Power Supply Digital Multi-meter Bread Board 150 Ω Resistance X 5 Electrical

리포트 | 11페이지 | 2,000원 | 등록일 2013.12.13 | 수정일 2014.12.23

다운로드 장바구니
디지털공학(논리회로)-7세그먼트 설계

디지털공학 설계과제7-Segment Indicator과 목 명 :이 름 :학 번 :교 수 :제 출 일 :1. 분석7-세그먼트 표시기라고 하는 소자는 0에서 9까지의 숫자를 표시 ... 어 있다. 여기서 막대 모양의 LED 하나를 세그먼트(segment)라고 하며, LED가 7개 사용됨으로 7세그먼트 표시기라고 이름이 붙여졌다.2. 설계1) 진리표 작성입력(BCD ... 설계 기법은 2단 이상의 다중출력회로 설계에는 효과적이지 않으므로 각 함수를 따로따로 최소화하는 것이다.)2) 카노맵 작성ABCD000111100010x10101x11111xx

리포트 | 8페이지 | 3,000원 | 등록일 2009.12.06 | 수정일 2022.12.12

다운로드 장바구니
디지털공학(논리회로) 전가산기 설계

디지털공학 설계과제1‘s Complement Number4bit Full Adder과 목 명 :이 름 :학 번 :교 수 :제 출 일 : 2009. 5. 201. 분석제작해야할 ... 에 따라 디코더의 출력을 알맞게 OR소자로 연결하여 Sum과 Carry를 구해내야 할 것이다.2. 설계우선 우리가 만들 회로의 메커니즘을 분석해보면, Bus Input에 입력된 10

리포트 | 4페이지 | 2,000원 | 등록일 2009.12.06 | 수정일 2022.12.12

다운로드 장바구니
판매자 표지

논리 회로 설계 및 실험 디지털 시계 기말과제

논리 회로 설계 및 실험기말 과제[Digital Watch]INDEXSession1. (Introduction)The name of this project (과제 이름)Why ... WatchWhy? Digital Watch주위를 둘러 보았을 때 상당히 쉽게 마주칠 수 있는 것이 디지털 시계이다. 막연히 쉽게 지나치는 시계를 이번 1학기 중에 배운 실험을 통해 배운 것 ... 들 활용해 나의 기량을 향상 시킬 수 있을 것이라고 생각 하였다.카운터를 이용해 설계할 수 있는 가장 기본이자 대표적인 순차논리회로의 하나이다. 기말과제의 목표에 적당한 것 같

리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
산술 논리 시프트장치(ALU)를 이용한 디지털 계산기 설계

산술 논리 시프트장치(ALU)를이용한 디지털 계산기 설계목 차1. 프로젝트 목표 및 방향1.1. 추 진 목 표1.2. 프로젝트의 목적1.3. 프로젝트의 필요성1.4. 관 련 연 ... 구2. ALU를 이용한 디지털 계산기 설계2.1. 계산기 구현 전 필요사항2.2. 곱셈과 나눗셈 구현2.3. 덧셈과 뺄셈회로2.4. 7-Segment와 진수변환3. 프로젝트 수행보 ... 를 이용하여 10진수로 출력하도록한다.프로젝트의 목적산술 논리 시프트 장치의 동작 원리를 이해함과 동시에 실제 화면에 표시 될 수 있는 출력 과정과 연계한 설계 능력 함양하도록 한다

리포트 | 20페이지 | 4,000원 | 등록일 2011.05.25

다운로드 장바구니
디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

설계 및 구현1.설계개념최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다. 컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot ... matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합쳐 가장 상위의 모듈에서 이 컴포넌트들을 관리한다. 2.구현 방법 & 결과의 구조 및 구성모드 ... 의 구현가장 먼저 모드를 구현하는데 모드는아무것도 안하는 기능을 하는 menu모드 , 문열기 모드 , 도어락 비밀번호 설정 모드 , 디지털 시계모드 , 디지털 시계설정모드, 알람

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
[디지털논리회로] StopWatch verilog로 설계하기

[디지털논리회로실험 기말프로젝트]Stopwatch VHDL로 만들기(due date:)1. Verilog HDL 소스 및 주석module StopWatch(led1, led2

리포트 | 8페이지 | 2,000원 | 등록일 2008.12.07

다운로드 장바구니
[디지털 논리설계 ]레지스터의 구성

실험 8. 레지스터의 구성8조? 실험목적? D플립플롭을 직렬로 연결하여 시프트레지스터를 구성하고 그 동작을 확인하며, 병렬로 연결하여 일반 레지스터를 구성하고 병렬 로드 동작을 확인한다? 관련이론? 레지스터(register)란▶ 기차를 타기 위하여 대기하고, 타고 가던..

리포트 | 10페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
논리회로 설계 및 구현-프로젝트명 : 디지털 시계 제작을 통한 논리회로 설계 및 구현

논리회로 설계 및 구현프로젝트 보고서디지털 시계 제작논리회로 설계 및 구현프로젝트 보고서프로젝트명 : 디지털 시계 제작을 통한논리회로 설계와 구현과 목논리회로교수님조 원제출일 ... 완성(측면)27그림 18-1 참고회로128그림 18-2 참고회로229논리회로 디지털 시계 설계 및 구현0. 서론주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 설계할 수 있 ... -> Outputs from ÷5e. IC / 4011f.오실레이터 1Mhz2. 설계회로도1) 전체 회로도그림2 디지털 시계 블록도2) 회로 상세 분석a. 1Hz clock 발생회로기준

리포트 | 76페이지 | 4,000원 | 등록일 2010.09.13 | 수정일 2014.11.20

다운로드 장바구니
디지털 논리와 컴퓨터 설계(David Money Harris) 연습문제 1장~3장

= 011001.41(a) 001010001001; (b) 951; (c) 1000101;(d) each 4-bit group represents one decimal digit, so conversion

리포트 | 11페이지 | 1,500원 | 등록일 2012.04.24

다운로드 장바구니
[디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)

, Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로

리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29

다운로드 장바구니
디지털 논리 게이트를 이용한 자판기 설계 제안서

1. 프로젝트 주제디지털 논리게이트를 이용하여 자동판매기 설계하기2. 설계 개요1) 목적수업 시간에 배운 논리 게이트들을 이용하여 간단한 논리 회로를 구현해 보고 그에 따른 논리 ... 게이트들의 역할들과 자판기의 원리에 대하여 알아보기로 한다.2) 기능설계하고자 하는 자판기 회로는 사용가능한 동전은 50원 100원 이 두가지라고 가정한다. 그리고 커피값은 150 ... 고 있는 동안의 시간과는 무관하게 한번 눌렀다 놓는 동작 하나에 대해 정확히 클럭 주기와 일치하는 단발펄스를 만드는 회로를 설계할 필요가 있기 때문이다.b) 여기에 나온 신호들이 자동

리포트 | 4페이지 | 1,000원 | 등록일 2009.04.07

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 8장 논리함수와게이트

아날로그 및 디지털 회로 설계 실습예비 보고서실습 8. 논리함수와 게이트조7조제출일2016-11-17학번, 이름8-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험 ... delay 값이 작아 측정하기가 어려우니 여러개를 직렬 연결하여 측정한 다음 개수로 나누어주는 것이 좋다.8-3-2 NAND 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1 ... )에서 0V (논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 서술한다.Vcc를 5V

리포트 | 5페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
디지털논리회로실험 예비리포트 3. 부울대수 및 조합논리회로설계

디지털논리회로 실험 자필 예비리포트3. 부울대수 및 조합논리회로설계다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 0010101001103. XOR입력출력입력 A입력 B출력 X000011101110출력이 High(1)일 때의 출력출력이 Low(0)일 때의 출력논리 회로의 구현위의 그림처럼 AND, OR, NOT ... 한 다음, NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성하였다. 출력은 모두 진리표대로 정상으로 나오는 걸 확인하였다.논리 회로의 구현AND 게이트(8

리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
[디지털논리회로] dash Watch (STOP WATCH) VHDL로 설계하기[쿼터스]

(6는 그 때 분주한 것을 참고로 설계에 접목을 시켜 난제를 풀어나갔다. 그런데 이 분주한 것에 대해 친구가 반론이 들어왔었는데 그 친구의 논리는 보드에서 50Mhz를 넣어주게 되 ... 하였다.이것으로 컴퓨터구조 텀 프로젝트 보고서를 마치겠습니다. 감사합니다.14. 참고자료? 디지털 시스템 설계를 위한 VHDL 기본과활용. - 박세현, 그린.1998? 디지털공학 및 ... ?개인별 설계 프로젝트?최종 보고서?< DASH WATCH >목 차0. 추진계획 ------------------------------------------ 11. write a

리포트 | 30페이지 | 2,500원 | 등록일 2009.05.09

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기