• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(384)
  • 리포트(365)
  • 시험자료(14)
  • 자기소개서(3)
  • 서식(1)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

반가산기 고찰 가산기 감산기 감산기 이론고찰 4비트 가감산기 반감산기 감가산기 가산기와 감산기
판매자 표지는 다운로드시 포함되지 않습니다.

"가산기&감산기" 검색결과 121-140 / 384건

  • 자료 표지
    R회로 및 Op-amp 기초회로이론 설계과제
    -추가점)op-amp가 실제로 어디에 사용되는지 간략하게 서술Op-amp는 아날로그 컴퓨터를 만들기 위해서 개발되었다. 단순히 증폭용으로 사용하는 것 외에 신호의 가산, 감산, 미 ... 에서 출력되는 전압은 저항 로서, 오른쪽에 위치하고 있다.다음은 두번째 설계이다. 두번째 설계인 op-amp를 이용한 증폭기 설계 회로에 사용되는 소자는 다음과 같다.소자개수 ... ResistorRLInput voltage source 5V2114개의 소자를 이용하여 회로를 구현하고, 증폭기의 이득이 5배가 되도록 한다.위의 조건을 만족하는 회로는 아래와 같이
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.12.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... , Adder, Mux 등이 있다.다. 감산기4bit 가산기와 마찬가지로 하위 모듈들로 구성된다. 가산기의 경우 반가산기들의 상위 모듈인 전가산기가 4bit 가산기를 만들었던 것처럼 감산 ... )가. 감산기 모델링앞서 설계한 1bit 감산기는 2의 보수를 사용하여 가산을 방식을 취하는 감산기였다. 위에서도 말했지만 뺄셈의 경우 두 가지 방법이 있는데 앞서 설명한 뜻은 “1
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    Combinational Logic Design ⅠArithmetic Logic and Comparator
    Hypothesis of this Lab & Basis of the assumption가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산기두 개의 입력 비트 ... Adder)Materials & Methods (실험 장비 및 재료와 실험 방법)실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서Inlab 1. 반가산기 ... 한다. 핀 설정이 잘 되었는지 확인한다.Supposed Data and Results of this Lab (예상 실험 결과)Inlab 1. 반가산기SourceText
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    [컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기
    .com/15반감산기(Half subtracter)/blog.naver.com/asd7979?Redirect=Log&logNo=30109238557반가산기/terms.naver.c ... 다. 전감산기 회로도도 마찬가지로 반감산기가 2개 있다.참고문헌전가산기(Full adder)/http://blog.naver.com/asd7979?Redirect=Log&logNo ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:반가산기 · 반감산기 (예비)전가산기 · 전감산기 (예비)예비보고서제목 및 목적제목반가산기(Half Adder)와 반감산기
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차예비
    this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... gate, Adder, Mux 등이 있다.다. 감산기4bit 가산기와 마찬가지로 하위 모듈들로 구성된다. 가산기의 경우 반가산기들의 상위 모듈인 전가산기가 4bit 가산기를 만들 ... = 1A = 4'b1111 B= 4'b1111 EQ = 1Ⅳ. 토론 (Discussion)가. 감산기 모델링앞서 설계한 1bit 감산기는 2의 보수를 사용하여 가산을 방식을 취하
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    전자계산기구조 핵심요점정리(직접작성한내용)
    YC=X·Y4)논리회로 설계? 반감산기 => 반가산기1개+NOT게이트B=X'Y (반가산기 C값의 X에 NOT만 취하면 같음)D=X xor Y? 전가산기 (캐리값고려) => 반가산기2 ... 개+OR게이트로 구현가능=> 디코더2개+OR회로로도 구현가능S=X (+) Y (+) ZC=XY+XZ+YZ=XY+Z(X xor Y)? 전감산기 (전가산기+NOT게이트로 구현가능)B ... 전자계산기구조? 논리회로 종류1. 논리곱 = AND 게이트 -> 입력 모두 1일때만 출력1 논리식 F=A·B 스위치:직렬 기호 :2. 논리합 = OR 게이트 -> 입력 중 1값
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2016.11.30
    다운로드 장바구니
  • 자료 표지
    [예비보고서(자료조사)] Half Adder, Full Adder, Half Subtracter, Full Subtracter(가산기, 감산기)
    면 Half Adder(반 가산기)와 매우 흡사한 걸 알 수 있다. AND 게이트에서 입력 하나만 NOT게이트가 추가 되어 있는 점이다. 이를 통해서 가산기를 통해서 감산기를 쉽게 논리 ... 면 Half Adder(반 가산기)가 두 개 있는 것을 확인할 수 있다.▶감산기(Subtracter): 가산기는 더하는 것이라고 하면 감산기는 빼는 것을 감산기라고 한다. 감산기는 가산기 ... 에서 조금 변형하면 되는데 가산기와 마찬가지로 반 감산기와 전 감산기가 존재한다.1. Half Subtracter(반 감산기): 반 감산기는 2진수 1자리의 두 개 비트를 빼서 그
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2015.06.05
    다운로드 장바구니
  • 자료 표지
    기초회로이론 설계과제
    에 신호의 가산, 감산, 미적분 등도 처리할 수 있다. 실생활에서 흔히 볼 수 있는 전자저울의 센서 인터페이스, 보일러 온도제어용, 의료기 센서 회로 등에 사용된다.7. 참고문헌1 ... 할 수 있었다.단, 이번 회로에서 출력되는 전압은 저항 로서, 오른쪽에 위치하고 있다.다음은 두번째 설계이다. 두번째 설계인 op-amp를 이용한 증폭기 설계 회로에 사용되는 소자 ... 는 다음과 같다.소자개수ResistorRLInput voltage source 5V2114개의 소자를 이용하여 회로를 구현하고, 증폭기의 이득이 5배가 되도록 한다.위의 조건을 만족
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2019.09.03
    다운로드 장바구니
  • 자료 표지
    4비트 병렬 가감산기, BCD 가산기
    를 바탕으로 병렬 가?감산기를 설계하고 동작 특성을 이해한다.? BCD 코드를 변환하는 회로 설계 방법을 알아본다.기본 이론? 반가산기와 전가산기반가산기는 두 개의 2진수 한자리 ... 다.? 병렬가감산기전가산기들을 병렬로 연결하여 여러 비트의 가산기를 만들 수 있으며 이것을 병렬가산기라 한다. 이를 이용하여 2의 보수 뺄셈도 가능하게 만들 수 있으며 회로는 다음 ... 디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10
    다운로드 장바구니
  • 자료 표지
    2020 1학기 재무관리 기말고사 레포트
    습니다. 일반적으로 순 이익 접근법과 순 영업이익 접근법으로 분류하여 연구되어졌습니다. 이와 반대로, MM이론(모딜리아니& 밀러 이론에 따르면 완전자본시장에서는 가중평균자본비용은 부채 ... 가치에서 부채가치를 감산하여 자기자본가치를 구하면 된다고 보았습니다. 이러한 방식은 주주는 곧 잔여지분 청구권자임을 고려한 방식이었습니다.이러한 전통적인 자본구조 접근법을 타파해내 ... 흐름법을 사용합니다. 위의 기법들을 투자안의 경제성 분석기법(Investment Appraisal Techniques)이라고 부릅니다.비할인현금흐름법은 현금 유입액이나 현금 유출액
    Non-Ai HUMAN
    | 방송통신대 | 5페이지 | 3,000원 | 등록일 2020.06.20
    다운로드 장바구니
  • 자료 표지
    연산회로 예비보고서
    ※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작 ... 과 자리올림을 저장할 레지스터와 플립플롭을 가산기에 연결하면 곧 직렬 가산기 회로가 됩니다.■반감산기와 전감산기-반감산기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이며, 전 ... 감산기는 전가산기와 마찬가지로 세 개의 입력에 대한 감산기입니다.그림 8 반감산기 회로와 진리표 그림 9 전감산기■병렬 감산기와 직렬 감산기-병렬감산기와 직렬감산기는 각각 병렬가산기
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28
    다운로드 장바구니
  • 자료 표지
    FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계
    카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용하여 verilog 설계를 해보는데 목적을 두었습니다. 그 중에서도 Multiplier ... 로움을 없앴습니다.(4) 주요 Logic로 직구현 방식12bit 가산기carry Look ahead12bit 감산기carry Look ahead12bit 곱셈기booth ... FINAL Projectbooth multiplier 와 carry Look ahead adder를 이용한 자판기 설계1. 프로젝트 소개(1) 프로젝트 목표수업시간을 통해 배운
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04
    다운로드 장바구니
  • 자료 표지
    연산회로 결과보고서
    ■실험의 의의-이번 실험은 기억소자 : 연산회로라는 실험으로서, 연산회로의 동작 원리 및 사용방법을 이해하는 실험입니다.연산회로에는 반가산기, 반감산기, 전가산기, 전감산기 ... , 직렬가산기 등이 있습니다.■표1 반가산기 및 반감산기입력⒜ 반가산기⒝ 반감산기BASCDBR0*************0110110100■표2 전가산기 및 전감산기입력⒜ 전가산기⒝ 전 ... 력곱 셈덧 셈뺄 셈A3 A2 A1 A0B3 B2 B1 B01 0 1 11 0 0 1■결과 및 토의-반가산기는 XOR 게이트와 AND 게이트를 이용하여 구성하였습니다. 비교적 간단
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,500원 | 등록일 2014.11.28
    다운로드 장바구니
  • 자료 표지
    전전컴실험III 제04주 Lab03 OPAMP Post
    (0) Purpose of this Lab.이번 실험은 Operational Amplifier의 특성을 이해하고, 이를 활용한 가산기와 감산기를 설계하는 것을 목표로 한다.(1 ... and Discussion이번 실험에서는 Op-amp를 이용한 응용 회로 가중 가산기와 차동 증폭기를 설계하였다. Op-amp는 이전까지 사용했던 R L, C와 같은 수동소자 ... .[그림 1]위 – 가중 가산기아래 – 차동 증폭기왼쪽의 사진과 같이 Op-amp의 각 핀에 Jump 선을 연결하였다. 각각의 Op-amp의 4번 핀에는 (-) 전원 전압을, 7번
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,500원 | 등록일 2017.02.05 | 수정일 2017.03.26
    다운로드 장바구니
  • 자료 표지
    [컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design
    므로 올림수 1이 생성된다. 또한 반가산기는 XOR 게이트와 AND 게이트로 구성되어 있다. XOR 게이트를 통해서는 Sum의 값이 나오고 AND 게이트를 통해서는 Carry의 값 ... 이 나오는 것을 확인할 수 있다. AND, OR, NOT 등을 이용한 간단한 반가산기 회로는 상위 자리의 처리를 할 수 없고, 한 자리의 처리를 하므로 불완전하다. 반가산기는 자리 ... 목적가산기(Full Adder, Half Adder)의 구성과 동작 특성를 알고, 가산기의 연산장치를 이해한다. Ripple-Carry Adder (RCA)의 동작 원리에 대해
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24
    다운로드 장바구니
  • 자료 표지
    [아주대]논회실 결과3
    실험3. 가산기 & 감산기1. 실험과정 및 결과(1) 반가산기(half adder : HA)입 력출 력XYSC*************101- XOR gate(7468)와 AND ... )와 AND gate(7408)를 이용하여 반가산기를 구성하여 실험해 본 결과 예비보고서에서 예상한 결과와 동일한 출력 값을 얻을 수 있었다. 두 개의 다이오드는 두 개의 출력 S ... gate를. C는 carry-out을 나타내는 출력으로, 두 개의 입력이 1이 들어와야 1을 출력하기 때문에 AND gate를 사용한 것이다.(2) 전가산기(full adder
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2014.09.04
    다운로드 장바구니
  • 자료 표지
    디지털실험 3결과 2비트 전가산기
    아서 다음에는 AND-OR의 2단만 NAND-NAND로 바꿔 보았다.두 회로 모두 결과는 전가산기 결과와 같다.이번 실험은 가산기와 감산기의 원리를 이해하고 그것을 이용한 논리회로 구성능력을 키우는 실험이었다. ... 상황이 만들어 지게 된다.실험 2. 전가산기 회로를 구성하고 진리표를 작성하라3.반감산기 회로를 구성하고 진리표를 작성하라.실험 3번의 회로를 구성한 사진이다. NOT 게이트 하나 ... 경우 B=1이 되는 것을 볼 수있다.실험 4번의 전감산기 회로이다. 왼쪽 위부터 NOT, AND, XOR게이트이고 오른쪽에 있는 것이 OR게이트이다. 회로 구조를 보면 반감산기
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator
    )< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험 ... 된다는 하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    디지털실험 설계2 결과 4비트 가(감)산기
    와 전가산기의 회로를 구성해 보았다.전가산기 회로전감산기 회로두 회로의 차이점은 AND 게이트에 입력이 반전되어 들어가느냐 아니냐의 차이 뿐이다. ㅇ이것을 기반으로 XOR소자를 하나 ... 다. e가 0일때는 가산기 1일때는 감산기로 동작한다.잘 동작하는지 확인하기 위해 e=0 x=1, y=0, z=1을 입력했을 때x, y, z입력을 그대로 하고 e=1을 입력했을 때 ... 디지털 실험 결과보고서설계 2. 4비트 가(감)산기다음의 회로도대로 회로를 결선하고 e입력에 따라 가산 감산이 되는지 실험한다.위 4비트 회로의 한 부분이다. 1비트 연산을 하
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서
    .2. Design(1)어떠한 회로를 설계할 것인가1)4bit 가/감산기모드 M의 값에 따라 가산기모드나 감산기모드를 결정한다.M이 0인 경우 가산기 모드이고, M이 1인 경우 감산 ... 개를 이용한 4비트 가산기/감산기를 설계한다.-2’s complement를 이용한 가/감산기를 설계한다.-mode 입력에 따라 가산과 감산의 연산을 결정하도록 한다.-Y_sig ... 를 설계해서 4비트 가/감산기를 설계하는데 이용하고자 한다.y와 m을 통해서 Y_sig을 결정하고, ci와 m을 통해서 co를 결정한 다음 각각의 입력을 모두 1비트 전가산기에 넣
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 22일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:22 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기