"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 1,281-1,300 / 2,278건

설계07. 전기기기 제어용 발진회로 설계 (예비레포트)

의 역수는 5천 헤르츠 이다. 위의 공식에 의해 계산을 하면이 되어야 한다. 이제 여기서 저항과 커패시터 값을 설정해줘야 하는데, 실험실에 있는 소자들을 이용하여 회로를 설계할 수 있 ... 전기기기 제어용 발진회로 설계1. 설계목적전기기기의 제어에 사용되는 발진 회로의 기본 원리를 이해한다.발진회로에 가장 널리 사용되는 타이머 IC 555 소자의 동작원리와 기본적인 ... 회로를 구현한다.2. 설계내용1) 단안정 동작① 단안정 발진회로를 구성하고 RA=1 MΩ, C1=10 μF을 연결한다.입력에 스위치를 달아 On/Off함으로써, 그에 따른 출력

리포트 | 10페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06-Post

-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... -bit Shift Register & One shot Enable을 설계하면서 임의적인 flag 역할을 하는 cnt 변수를 사용하였다. 위의 source code에서는 임의로 1

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[대충] 예비 MOSFET Digital Logic Gate

전자회로실험2(예비보고서)실험 : MOSFET Digital Logic Gate1. 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.2. 실험 이론이번 ... 장에서는 MOSFET을 이용하여 논리회로를 구현하는 것을 다뤄보고 Passive Load와 Active load를 이용한 n-MOSFET 회로와 n-channel과 p-c ... hannel 장치를 사용한 CMOS회로를 설계하고 테스트해 볼 것이다.MOSFET 로직 게이트의 장점은 높은 Input Impedance를 가짐으로써 전력소모를 줄인다는 점이다. 이점

리포트 | 6페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
디지털실험 4예비 실험 4. 엔코더와 디코더 회로

디지털 실험 예비보고서실험 4. 엔코더와 디코더 회로실험 목적1. Encoder와 Decoder의 기능을 익힌다.2. 부호변환 회로의 설계방법을 익힌다.3. seven-s ... 논리회로이다. n개의 입력변수를 가진 함수의 모든 최소항(2^n개)을 생성한다. 입력 변수에 따라 단 하나의 출력만이 1이 된다. 회로에 인에이블(enable)입력이 존재 ... 한다면 반드시 정상적인 논리출력을 얻기 위해서는 인에이블 신호가 회로에 인가되어야 한다. 왼쪽 회로는 디코더 회로를 구성하고 그 결과를 나타는 회로도이다. 2개의 입력 A, B로 조합가능

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[논리회로실험] 실험8. counter

과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... .Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

는다는 것은 데이터를 저장하는 의미가 있다.참고문헌이재수/공학도를 위한 알기쉬운 디지털공학/한올출판사/2001.02.25이원석,정길수/논리회로실험/생능출판사/2010.03.05예비 ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:RS 및 D 래치(Latch) (예비)JK, T 및 D 플립플롭(Filp Flop) (예비)예비보고서제목 및 목적제목RS 및 D ... tate) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. 즉, 최초의 상태가 1이라 하면, 반대 상태의 입력이 없

리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
비안정 멀티바이브레이터의 설계결과보고서

_{A} +`2R _{B}}2.시뮬레이션 결과3. 설계 실험결과회로도실험 결과결과 분석우선 이번 설계는 동작 주파수 100kHz, duty cycle 50%±5%를 만족 조건 ... kHz, duty cycle 50%±5%를 만족해야 하는 조건이 있던 이번 설계는 이제까지 한 실험중에 가장 잘된 설계가 아닌 듯 싶다.우선 회로설계를 하기 앞서 기본 타이밍 개념 ... 을 만족하는 비안정 멀티바이브레이터를 설계하는 것이었다. 예비보고서를 통하여 위의 조건에 부합하는 부하의 값을 알아보고 왔기 때문에 조건에 맞도록 설계를 하였으며, 실험소자관계상 Rb

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계결과보고서

한 회로도를 설계한다.4. 구성된 회로도가 진리표 대로 작동이 되는지 입력에 따른 결과값을 예상하여 본다.5. 실험을 통해 동작 결과를 검증해 본다.6. 실험 결과를 바탕으로 결과 ... flip을 설계하여 이것의 동작 특성과 reset, clear의 기능을 이해하는 데 주목적이 있었다.매번 설계실험을 하면서 느끼는 것이 회로를 구성하는데 있어 주의할 점은 생각보다 회로 ... 실험의 핵심으로서 edge triggered flip flop은 게이트 상호간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
아주대학교 논리회로실험Basic Gates결과

UP 저항에 대하여 써보도록 하겠다. De Morgan의 법칙을 이용하면 많은 게이트가 달린 논리회로를 쉽게 이해하고 새롭게 설계하는 데 많은 도움을 준다. 하지만 이번실험 ... 논리회로 실험 결과보고서실험1.Basic Gates 결과보고서1.실험의 결과실험1) 3-input AND gate 구성-회로를 구성하고, 출력결과를 토대로 Truth table ... Truth table을 작성하라.truth tableINPUTOUTPUTABXYZ000000111110101111012. 실험에 대한 고찰이번 실험은 논리회로실험에서 쓰이는 가장 기본적인

리포트 | 8페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
두 개의 BCD 입력을 받아, EX-3로 변환 후 뺄셈을 수행하는 감산기 설계 및 제작

.⑤ 모든 회로는 게이트 수를 줄이기 위하여 최소화 과정을 거쳐야 한다. 또한 가능하면여러 종류의 IC를 사용하는 것 보다 동일 종류의 IC를 사용하여 IC의 개수를 줄일 수있도록 논리 ... 것이다. 그렇게 설계하게 된 회로가 아래의 회로이다.(2) DISP 1과 1’s complementBCD to Ex-3를 통하여 3초과 되어진 코드(이하 3초과코드)들이잘 변환 ... 00000001000012000103000114001005001016001107001118010009010015. 고찰: 이번 회로를 설계하면서 이제껏 배워왔던 수업내용이 많은 도움이 되었다.입력단에서의 풀업저항(혹은 풀다운저항)이나 3초과코드의 변환 및 BCD코드의 연산

리포트 | 11페이지 | 1,000원 | 등록일 2015.11.25

다운로드 장바구니
엔코더와 디코더 회로 결과보고서

,D2,D3)A=0 B=0입력시A=1 B=0입력시결과 해석실험1번의 경우 디코더 회로의 설계를 나타낸 것으로 다중-입력, 다중-출력의 논리회로이다. 그리고디코더의 경우 조합회 ... 변환기에 더 맞다고 볼수 있다. 그리고 이번 실험의 경우 7segment 회로를 직접 설계해 보는 것으로 원래는 7447을 사용하여 실험을 해야하지만 설계와 연관지어 우리조 ... 4장 결과보고서 2009069160 김기훈실험 (1)다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0-D3의 논리식을 AB로 나타내어라.입력값실험결과 사진(D0,D1

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
실험2 제04주 Lab02 Pre 4 Bit Full Adder

은 HBE-Combo Ⅱ-SE의 Board에 TTL을 이용하여 직접 논리 회로를 구현하는 실험이었다. 하지만 이번 실험은 Xilinx ISE를 통해 Program한 회로를 입력시켜주 ... 전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 4주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... gate와 2-input AND gate를 이용하여Schematic 상에 회로를 설계 제작한다.② I/O Marker를 통해 Input과 Output을 표시해준다.③ Half

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
순차회로 설계 - FSM 결과보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 29논리 ... 회로설계 실험 결과보고서 #9실험 9. 순차회로 설계 - FSM1. 실험 목표- FSM의 의미와 그 종류인 Mealy, Moore machine에 대하여 알고, 그 작동법을 이해 ... 현상을 고려하여 실생활에 활용 가능한 커피 자판기를 설계한다.2. 실험 결과- 실험 1. 무어 머신을 이용한 커피 자판기 설계(1) 개요- 스위치1 : 100원, 스위치2 : 50

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
결과 보고서 조합논리회로

결과 보고서(조합논리회로 설계)학과: 컴퓨터 정보통신 공학과학번; b389074조: 8이름: 조선우디멀티플랙서 회로도8x1 멀티 플렉서글리치가 발생하는 회로글리치를 예방한 회로

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

에 의해 미리 정의되어 있는 셀들로 구성되어 있다. 표준 IC와 ASIC에 각각의 래치와 플립플롭의 셀을 독자적인 논리 게이트나 귀환 루프를 사용하여 귀환 순서 회로롤 설계 ... 1. 실험목적여러 종류의 filp-flop을 구성하고 그 동작 특성을 알아본다.2. 실험이론래치와 플립플롭은 대부분의 순차 회로를 구성하는 기본적인 블록이다. 래치와 플립플롭 ... 을 사용하는 전형적인 디지털 시스템은 미리 구성 되어 있으며, 표준 직접 회로를 기능적으로 규정한 소자이다. ASIC 설계 환경에서는 래치와 플립플롭은 전형적으로 ASIC 제작회사

리포트 | 13페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대 논회실 실험5 결과보고서

로 출력을 할 때에도, 순방향으로 회로를 설계한 것을 볼 수 있다.실험2. BCD to Decimal Decoder1) 실험과정 및 결과? 이번 실험은, BCD to Decimal ... 로 변환해주는 74HC42를 사용하여 디코더를 만들어 본다.(왼쪽 다이오드부터) 에만 High를 넣어서 만 불이 켜진 것을 구현한 회로사진2) 고찰이번 실험은, 74HC42를 사용 ... 에 보이는 Truth Table처럼, 결과가 나오는데, 이 논리회로는 BCD 디코더이고 출력은 0~9 10개 밖에 없기 때문에, 9, 즉 1001을 초과하는 BCD 인풋값은 출력

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
2016 하반기 한국전력공사 고용디딤돌 2기 (전기-송배전) 합격자소서

4선식 30A용 MCCB의 내부를 뜯어 어떤 원리로 트립이 되는지 실험해 보았고, COS와 PF를 분해해서 퓨즈 관 속에 들어있는 퓨즈와 나사 등 구조를 분석했습니다.포부 ... 해서 전기기기에 관한 회로도를 분석하고, 제조 과정을 지켜보며 관리를 할 것입니다. 또한 동방전기공업에서 생산된 모든 기기들의 원리와 특징을 체득하여 소비자에게 판매를 촉진할 수 ... 있는 새로운 제품을 설계하는 것이 저의 최종목표입니다.실패경험 (500자)저만의 장점인 '습관화'로 편입 10관왕을 이룬 경험이 있습니다.편입을 시작 후 첫 모의고사를 봤을 때

자기소개서 | 2페이지 | 3,000원 | 등록일 2017.03.12

다운로드 장바구니
디지털실험 11 예비 멀티 바이브레이터

%를 갖는다.예비보고서 문제1. 1에 가까운 Duty cycle을 가지고 1kHz의 출력신호를 제공하는 비안정 555구형파 발생기를 설계하라.alldatasheet에서 찾은 회로도 ... 와 공식을 가지고 설계한 회로이다. 회로 해석은 잘 모르겟다. 시뮬레이션은 역시 되지 않았고, 공식으로 계산한 값은 아래에 표시한다.Duty Cycle{R _{A} +R _{B ... , 51, 2kΩ캐패시터 0.01, 0.1, 1uF전원공급기, 오실로스코프, 함수발생기실험방법1.처럼 회로를 연결하고 RA=1[㏀], RB=4.7[㏀], C=0.1[㎌]을 사용하여라. 3번 핀의 출력파형을 관측하여 파형을 자세히 그려라.

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리결과-4-Multiplexer & Demultiplexer

을 통해 동작을 확인한다.2. 실험 결과실험 1) Multiplexer실험방범 : Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 ... 의 내부회로를 살펴보면 한 개의 입력 값과 두 개의 선택입력 값 그리고 4개의 출력이 있는데 AND GATE와 INVERTER로 구성된 실험 2-1과는 달리 NAND GATE ... 출력이 결정되는 것을 확인할 수 있었고, 구성한 회로가 멀티플렉싱 기능이 이루어짐을 알 수 있었다.실험 2는 실험1에서 74HC20과 74HC04를 이용하여 멀티플렉서를 구성했던 것

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
Up/Down 카운터 예비보고서

= 0000까지 계수한 후에는 어떤 상태로 변하는가?회로도시뮬 결과시뮬 분석실험1번 의 경우 Q바의 값이 다음 플립플롭의 클럭으로 들어가는 다운 카운터의 회로를 설계해 보는 것이다. 위 ... 을 확인할수 있다.(2) 다음 회로를 구성하라회로도시뮬 결과시뮬 분석실험2번 의 경우 X입력 값에 따라서 다운카운터터/업카운터 로 변화하는 회로를 설계하는 것이다. 위의 결과를 살펴보 ... 실험 제목 Up/Down 카운터실험 목적증계수, 감계수 및 증/감계수의 논리를 이해한다.관련이론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정이 출력

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니

이전10개 60 61 62 63 646566 67 68 69 다음10개

파워링크

신청하기