Positive edge triggered master-slave D flip flop 설계보고서

목차

1. 설계 목표
2. 배경이론
3. master-slave D flip flop 시뮬레이션/결과
4. 시뮬 분석

본문내용

(4) Positive edge triggered D flip flop의 동작 특성
· flip-flop : clock 신호에 동기되어 한주기 동안 1bit 정보(state)를 저장하는 소자
· Positive edge triggered : Leading-edge triggered, Rising-edge triggered 라고도하며 우리나라말로 상승 엣지 트리거드 라고 하며 클럭이 상승할 때 입력값을 읽어드려 드때의 입력값이 따라 축력하는 방식, 기호로 clock 입력부에 °표시 유무에 따라 positive/negative 로나뉘는데 °표시가 없는 경우가 positive edge triggered 이다

(5) 마스터-슬레이브 플립플롭
1. 두단의 플립플롭을 직렬 연결한 것을 일컫는 것
2. 앞단을 마스터,뒷단을 슬레이브라 한다
3. 한 개의 클럭 펄스가 동시에 마스터와 슬레이브를 동작시키도록 연결되어 있다
4. 슬레이브쪽에는 NOT 게이트가 한개 삽입되어 있다
5. 클럭펄스가 1로 될 때는 마스터를 동작시키고 , 0으로 될 때는 슬레이브를 동작
6. 클럭펄스가 1로 될 때는 마스터를 동작시키고 슬레이브를 차단
7. 마스터-슬레이브 플립플롭에 있어서는 입력과 출력이 분리되어 레이스 문제가 최소로 감소한다
8. 클럭 펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치않는 결과를낼수도 있다

참고 자료

없음