"감산기실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 101-120 / 657건

시립대 전전설2 Velilog 예비리포트 4주차

목록실험 목적배경 이론실험 장비실험 전 과제반가산기,전가산기4비트 가산기XOR 게이트를 이용한 감산기4비트 감산기실험 전 응용 과제 preview1-bit Comparator4 ... 시킨 회로).(3) 4비트 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.(4) 감산기 : 두 ... Ⅱ-DLD실험 전 과제1) 반가산기(1) 프로젝트 생성, 로직 설계 및 컴파일코드해석 : always 구문을 사용하기 위해 out인 s, c를 reg를 설정해주었다. Reg

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다 ... 공부한 Verilog를 바탕으로 가산기와 감산기를 구성해봤다. 우선 많은 수의 순서가 있는 변수를 선언하는데 배열을 사용하면 좀더 편리하게 변수를 선언할 수 있다는 것을 알 ... 았던 점이다. Verilog는 대소문자를 구분하기 때문에 주의해야 할 것이다. 이번에 구성했던 가산기, 감산기는 ripple carry 연산기라고도 하는데 이전연산에서 발생한 carry

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

하면 다음과 같다.실제 실험을 통해 4 bit 가/감산기에서 어떤 부분에서 문제가 발생했는지 알아보고5 bit 가/감산기에서 문제가 해결되었는지 확인해 보도록 하겠다.3. Sources ... + XY'Ci' + XYCiCo = X'YCi + XY'Ci' + XYCi' + XYCi3) 4 bit full adder & subtracter4비트 가/감산기(4 bit ... +yM:1 -> s=x-y 가 된다.이를 적용해 4비트 가/감산기를 설계하면 다음 그림과 같다.설계한 4 bit 가/감산기를 Xilinx에 VHDL code로 만들고 다음 예제를 적용

Non-Ai HUMAN
| 리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

다운로드 장바구니
6장 가산기와 ALU 그리고 조합논리회로 응용 결과

A3와 B3와 C3의 값을 이용해서 반대로 내려가며 더한 것이 감산한 것처럼 값이 나오기 때문에 감산기라고 한다는 것을 깨달았다.◈ 나의 고찰이번 실험은 전가산기를 구성하여 결과값 ... 디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 결과보고서◈ 실험 결과 및 검토나. 전가산기의 회로를 구현하고 출력을 확인하여 다음의 진리표를 완성하라.☞ 브레드보드 ... 가 GND에 연결되면 가산을 하게 되고, Vcc에 연결되면 2의 보수를 이용한 감산을 하게 된다.① C0 (스위치)가 ‘L’일 때 : 가산기A3A2A1A0B3B2B1B0C3S3S2S

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서3

. 가산기와 감산기0) 실험 목적1. 논리 게이트를 이용하여 간단한 연산 회로를 직접 만들고 원리를 이해한다.(반가산기, 전가산기, 반감산기, 전감산기)2. 나아가 2비트를 계산 ... 는 LED에 과부하가 걸리게 되고 수명 을 갉아먹 게 된다. 뒤늦게 반감산기 실험부터 LED에 저항을 직렬로 연결해주었다.- 위의 다이오드가 S, 아래의 다이오드가 C의 출력 ... 에 과부하가 걸리게 되고 수명을 갉아먹 게 된다. 뒤늦게 반감산기 실험부터 LED에 저항을 직렬로 연결해주었다.- 위의 다이오드가 S, 아래의 다이오드가 C의 출력을 나타낸다.회로

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

-DLD4. 시뮬레이션 결과와 실험 결과의 비교1bit subtractor- 시뮬레이션 결과Functional simulationCodecodeCode 설명감산기를 만들기 위해 ... 보다 큰지 안 큰지를 통해 비교 판별이 가능하다는 점도 확인하였다.결론이번 실험은 Verilog HDL 언어를 이용하여 감산기, 비교기 \를 설계하고 이를 FPGA에 다운로드 하 ... 었고 가산기와 감산기를 비교해 보는 계기가 되었다. 저번 실험때 활용했었던 Gate Primitive Modeling과 Behavior Modeling을 이제는 좀 더 자유

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
충북대 기초회로실험 Multiplexer 가산-감산 예비

실험 9. Multiplexer 가산-감산(예비보고서)실험 목적(1) 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.(2) 2개의 4-입력 ... Multiplexer를 감산기로 사용하는 것을 익힌다.이론(1) 멀티플렉서(Multiplexer)멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 channel로 전송하는 것 ... } =C _{i} ,`2C _{2} =C _{i} ,`2C _{3} =`+V _{cc}에 연결한다.(5) 전감산기(Full subtractor)74LS153 multiplexer로 전

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2021.09.10 | 수정일 2021.09.15

다운로드 장바구니
19장 연산증폭기를 이용한 가감산증폭기 및 미적분기

을 도시한다.(3) 그림 19-8의 회로에서 모든 저항을 10㏀으로 변경한 후 출력전압을 그래프 19-1에 도시한다.-감산 증폭기 실험(1) 그림 19-9와 같은 회로를 구성 ... 연산증폭기를 이용한 가감산증폭기 및 미적분기◎실험개요- 연산증폭기의 기본적인 응용회로인 가감산증폭기, 미분기, 적분기 등의 동작원리 및 개념을 이해하고 실제 실험을 통해 이 ... 도록 하는 평균증폭기로 만들 수 있다.(2) 감산 증폭기두 입력신호의 감산을 위해 감산증폭기를 구성하는 방법에는 2단의 연산증폭기를 사용하는 방법과 단일 연산증폭기를 사용하는 방법

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2020.12.19

다운로드 장바구니
가산기와감산기

8.가산기와 감산기반가산기한자리 2진수 2개를 입력하여 합과 캐리를 계산하는 덧셈회로전가산기2진수 입력 2개와 아랫자리 캐리까지 포함하여 한자리 2진수 3개를 더하는 조합논리회로 ... 이다.반감산기한비트의 2진수 A에서 B를 빼는 것으로 차와 빌림수를 계산하는 뺄셈회로이다.전감산기두 2진수 입력 An과 Bn과 아랫든으로 빌려주는 빌림수 Kn-1을 포함하여 An ... -Bn-Kn-1을 계산하는 조합논리 회로이다2진 병렬가산기전가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만들 수 있는데, 이를 병렬가산기라 한다.실험1실험부품:7408

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

다운로드 장바구니
(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC ... *************10111010001101101101011111전감산기란 입력 변수 3자리의 뺄셈에서 차와 빌려오는 수를 구하는 것이다. 즉 윗자리로부터 빌려온 값을 포함하여 3비트의 뺄셈을 할 수 있는 회로를 의미 ... 를 생성, 두 개의 반가산기와 1개의 OR 게이트로 구성할 수 있다는 원리와, 전감산기의 입력 변수 3자리의 뺄셈에서 차와 빌려오는 수를 구하는 것이다. 즉 윗자리로부터 빌려온 값

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
다이오드 정류기 실험 보고서

적 저항값의 차이로 인해 오차 발생이 존재하며, 이는 가산기와 감산기의 구하는데 영향을 미친다.2) 띠저항 오차이번 실험에서는 사용한 띠저항 소자에는 오차가 존재한다. 띠저항의 오차 ... 는 최대 ± 까지 가능하며, 이번 실험에 사용한 저항 소자의 경우 최대 ± (금색띠)의 오차를 가지고 있으므로, 이는 회로 전압 이득 G값을 구하는데 영향을 미친다.

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2023.01.19 | 수정일 2025.09.28

다운로드 장바구니
BCD 가산기 설계 결과보고서

)1213(0XD)1314(0XE)1415(0XF)1516(0X10)1617(0X11)1718(0X12)18[표 3-31]연습문제1. 4비트 가산기/감산기에서 입력이 다음 표와 같 ... “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
회로이론 설계,실습

실험 4. 연산증폭기 실험 III1. 실험 개요본 실험은 연산증폭기에 의한 가산회로, 미분, 적분회로의 동작원리 이해 및 실험을 통해 확인한다.2. 실험원리2.1 적분회로그림 9 ... 수 있다.그림 9.7 적분회로 시뮬레이션3. 실험기기 및 부품·오실로스코프1대·직류전원 : +/- 15V1대·파형발생기1대·연산증폭기 : 3512개·저항 : 1KΩ 5개·저항 ... 입력 파형의 진폭이 1V 인데 출력 파형의 진폭이 10V가 되어 10배 증폭되는 것을 알 수 있다. 또한 반전증폭기 이므로 위상은 180도 차이가 난다.6. 실험 이해도 측정 및

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,500원 | 등록일 2022.12.04

다운로드 장바구니
판매자 표지

A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 PSPICE

면, 디코더와 엔코더, 가산기와 감산기, 멀티플렉서와 디멀티플렉서 등이 이 회로에 속한다. 순서 논리 회로는 다음 출력이 현재의 입력과 현재의 출력에 의해서 영향을 받는 회로이다. 이 러한 ... 1. 실험 장비① 직류 전원 장치(DC 서플라이)② 멀티미터③ 프로브④ 브레드보드⑤ 연결도선⑥ NAND Gate(SN74HC00N)⑦ NOR Gate(74LS02PC)2. 실험

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 예비보고서 9주차 A+보고서 1등보고서

어드벤처 디자인예비보고서 91. 실험 목적2의 보수에 대한 이해를 바탕으로 Binary 4-Bit 가/감산기를 이해한다. 또한 Binary 4-Bit 가/감산기를 구성하고 동작 ... 을 파악한다.2. 실험 이론1) 다른 형태의 수 체계를 조사하라 (예: 부호 크기, 1의 보수)2진수의 체계의 문제는 음수를 표현할 방법이 없는 것이다. 음수를 표현하기 위해 가장

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2022.03.24

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 9장 4비트 Binary Adder, 2's Complement 4비트 Adder / Substrator 연산회로(9주차 결과보고서) A+

에 대한 이해를 바탕으로 Binary 4-Bit 가/감산기를 이해한다. Binary 4-Bit 가/감산기를 구성하고 동작을 파악한다.실험 방법TTL IC를 이용하여 그림 9.1의 회로 ... 어드벤처디자인 결과보고서4비트 Binary Adder, 2’s Complement4비트 Adder / Substrator 연산회로학과: 전기공학과학번:이름:실험 목적2의 보수 ... 을 확인한다.실험 결과그림 9.1의 회로에 다음의 입력을 넣고 출력을 구하시오.위 그림을 참고하여 74LS86과 74LS08과 74LS32를 이용하여 회로를 구성하였다. A0, A1

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.04.25

다운로드 장바구니
디지털 시스템 설계 및 실습 리플가산기 설계 verilog

1. 실습목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번 실습에서는 전파 지연이 없는 car ... ry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이들을 이용해 구조적으로 모델링 하는 설계

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과 ... 와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.2. 전감산기의 진리표xyzDB0

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
판매자 표지

[운동과 건강 평가기준안], [운동과건강 수행평가 기준안] 3학년 2학기 운동과 건강 평가기준안 양식입니다. 일목요연하게 잘 정리되어 있어서 보기가 좋습니다.

구분수행평가합계반영비율100%횟수/영역건강 체력(왕복 오래달리기)경쟁 활동(축구)안전(수업 안전)-만점(반영비율)100점(40%)100점(40%)100점(20%)300점관련 성취 ... 체력(왕복 오래달리기)단원명건강 체역(왕복 오래달리기)평가 방법실기교과 역량건강관리를 위한 운동 실천하기성취기준[12운건02-03]건강한 삶을 위한 체력의 중요성에 대한 이해를 바탕 ... 1009080706050평가 기준평가세부내용평가척도왕복오래달리기74회 이상10073~60회9059~46회8045~30회7029~16회6015회 이하50미응시자본인의 의사에 의한

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2022.07.29

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

다.* 산술연산 회로- 전가산기와 멀티플렉서로 이루어진 회로- 두 개의 입력 A, B와 출력 D가 존재- 가산, 감산, 증가, 감소 등의 8가지 기능* 논리연산 회로- 게이트와 멀티플렉서 ... 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기