"감산기실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기 실험 4bit 감가산기 감산기실험 가산증폭기 실험 7483ic 감산기결과보고서

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기실험" 검색결과 41-60 / 657건

[A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

실험 3 예비보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산 ... 기와 감산기의 기본 구조 및 동작 원리를 이해한다.-반가산기와 전가산기의 진리표를 작성해보고 각각의 특성과 차이점을 이해한다.-반감산기와 전감산기의 진리표를 작성해보고 각각의 특성 ... 과 차이점을 이해한다.2. 실험이론●가산기(adder)-이번에 실험할 가산기에는 전가산기(full adder: FA)와 반가산기(half adder: HA)가 있는데, 간단

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
가산기, 감산기 회로실험 결과보고서

실험 제목가산기, 감산기 회로실험 결과실험 목적반가산기와 전가산기의 논리와 회로를 이해한다.반감산기와 전감산기의 논라와 회로를 이해한다.가산기와 감산기의 통합 회로를 할 수 있 ... 될 것이다.4. 실험을 마치고, 실험결과 및 장비를 원상태로 돌려놓는다.이와 같은 방법으로 실험하여 3.실험 결과 의 결과값을 얻었습니다.반감산기의 논리식에 대한 부울연산 결과가 각 ... 입력값에 대해 0일경우 0V에 근접한 전압이, 1인 경우 5V에 근접한 전압이 나오는 것으로 보면 전체적인 실험결과는 이론적인 반감산기의 동작과 일치하므로 정확한 실험 결과를 얻

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
[아주대] 논리회로실험 3장 결과(가산기 & 감산기)

어보고 감산기와 가산기의 동작원리를 이해하고 그 동작원리를 구현하기 위한 구조를 이해할 수 있었다.PROCEDURES & RESULTS< 실험 1 >실험 1 ? Half Adder ... 3 ? Half Subtracter ( 반감산기 )회로도실험 예상 진리표INPUTOUTPUTABDB0000011110101100실제 실험 결과 & 사진 ... 08) 하나를 사용해서 구성하였다. 뒷자리에서 가져가는 받아 내림 값이 없기 때문에 실험2의 전가산기에 비해 회로의 구성이 매우 간단했다. 반감산기는 뒷자리의 받아 내림 값을 생각

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
[아주대] 논리회로실험 3장 예비(가산기 & 감산기)

한다.실험 2) 아래와 같은 전가산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인한다.실험 3) 아래와 같은 반감산기 회로를 bread board ... 에 구성하고 모든 조합에 따른 올바른 결과를 확인한다.실험 4) 아래와 같은 전감산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인한다. ... Experiment 3 가산기 & 감산기OBJECTIVES- Logic gate들을 이용하여 가산기와 감산기를 만들어 보고, 가산기와 감산기의 동작원리와 구조를 이해한다.반가산기

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
[기계공학실험] 가산, 감산 증폭기

실험 제목 : 가산, 감산 증폭기━━━━━━━━━━━1. 목적반전 증폭기와 비반전 증폭기를 이용하여 덧셈이나 뺄셈과 동시에 증폭시키는 가산 & 감산 증폭기를 직접 만들어 보고 그 ... 1)(V2-V1)이 되어 출력이 두 전압의 차이에 비례하는 감산 증폭기가 된다.3. 실험장치1. 브레드보드: Breadboard란 실험실에서 각종 전자회로부품을 손쉽게 연결할 수 ... 을 확인한다.나) 감산 증폭기본 실험에서는 준비된 브레드보드에 10kΩ 저항 3개를 사용하여 가산 증폭기 회로를 구성한다.1) 준비된 브레드보드에 필요한 연산증폭기와 저항을 설치

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2010.09.16

다운로드 장바구니
가산기,감산기,회로실험 예비보고서

1.실험 목적※반가산기와 전가산기의 논리와 회로를 이해한다.※반감산기와 전감산기의 논리와 회로를 이해한다.※가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.2.실험 ... 기의 진리표, 논리식, 회로도는 다음과 같다.입력출력ABCS0000111100110011010101010001011101101001(3)반감산기반감산기는 2개의 비트들을 qo서 그 ... 이론(1)반가산기반가산기는 2개의 2진 입력과 2개의 2진 출력으로 구성된다. 입력 변수들을 피가수와 가수를 나타내고 출력 변수들을 합과 캐리를 의미한다. 입력과 출력에 대한 진리표

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
기초회로실험[결과보고서] 9 (가산기&감산기)

- 9. OP-AMP 증폭실험(가산기/감산기)실험결과(데이터) 및 분석가산기[그림 9-1] 가산증폭기 회로도(R1=1kΩ, R2=1kΩ, R3=1kΩ , R4=1kΩ , V1=5 ... ] R4 = 3kΩ오차분석이번 실험은 상당한 신뢰성을 보여주는 실험이었다. 첫번째 가산기의 경우 모두 오차가 1%에 가까운 값이 나왔고, 감산기도 6%대 이내의 오차값을 보여주 ... 었다. 비록 감산기는 저항의 오차범위인 5%를 넘었지만 이는 대체적으로 정확한 실험을 했다고 볼 수 있는 결과이다. 가산기 실험의 경우에는 오차가 거의 없다시피 나왔기 때문에 오차

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.01.15

다운로드 장바구니
실험3. 가산기와 감산기 결과보고서

실험3. 가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.< 회로도 >< 회로를 구성한 모습 >< (0,1)(1,0)을 입력했을 때의 모습 ... 으로써 구할 수 있는 방법 외에 감산기를 이용하여 직접 2진수를 감산할 수 있도록 XOR게이트와 NAND게이트를 이용하여 구성한 회로를 통해 감산기의 원리를 이해 할 수 있었다.실험4 ... 에서는 위의 실험에서 한자리의 2진수 두 수만을 뺄 수 있었다. 하지만 이번엔 전감산기를 통해 바로 이전 위치의 비트 계산에 빌려 준 받아 내림 값을 포함하여 두 비트들의 뺄셈을 수행하는 전감산기를 통해 뺄셈에 사용되는 빌림(B)에 대해서 잘 알 수 있었다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
기초회로실험[예비보고서] 9 (가산기&감산기)

- 9. OP-AMP 증폭실험(가산기&감산기)실험 목적Op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미 ... 고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.기초 이론OP-AMP라고도 불리는 연산증폭기는 고 이득의 전압증폭기이다. 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자 ... 에 흐른다. 그러므로(식 9-1)(식 9-2)만약 저항값이 모두 R1=R2=R3=R이라면(식 9-3)즉, 출력은 입력을 대수적으로 합한 것과 같음을 알 수 있다.감산기[그림 9-3

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2013.01.15

다운로드 장바구니
실험3. 가산기와 감산기 예비보고서

실험 3. 가산기와 감산기예비보고서(1) XOR gate(IC 7486)와 AND gate(7408)을 이용하여 반가산기를 구성하여 보아라.INPUTOUTPUT ... 감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.INPUTOUTPUT00000111101011000100111001000110(4) 이론의 전감산기의 진리표 ... 0000000111010110110110010101001100011111000111100010111010000111100010011110이를 통해 위의 회로도를 그릴 수 있다.(5) 반감산기를 이용하여 전감산기를 구성하시오.(6) 전가산기를 이용하여 전감산기를 설계

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다 ... .2. Design(1)어떠한 회로를 설계할 것인가1)4bit 가/감산기모드 M의 값에 따라 가산기모드나 감산기모드를 결정한다.M이 0인 경우 가산기 모드이고, M이 1인 경우 감산 ... 기 모드이다.[그림 1] 4비트 가/감산기1)2)FullAdder4비트 안의 가/감산기 안에 넣을 1bit FullAdder를 설계한다. 표와 같이 x, y, ci를 입력받고 s

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[디지털회로실험] (실험2) AND, OR, NOT 게이트 // (실험3) NAND, NOR, XOR 게이트 // (실험4) 반가산기, 전가산기, 전감산기

동작 확인? 회로도? 시뮬레이션 결과실험4-(2) 전가산기 동작 확인? 회로도? 시뮬레이션 결과실험4-(3) 전감산기 동작 확인? 회로도? 시뮬레이션 결과 ... 확인? 회로도? 시뮬레이션 결과실험3-(3) XOR 게이트의 동작 확인? 회로도? 시뮬레이션 결과실험3-(4) XOR 등가 회로? 회로도? 시뮬레이션 결과실험4-(1) 반가산기 ... 실험2-(1) AND 게이트의 동작 확인? 회로도? 시뮬레이션 결과실험2-(2) OR 게이트의 동작 확인? 회로도? 시뮬레이션 결과실험2-(3) NOT 게이트의 동작 확인? 회로

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
가산증폭기, 감산증폭기 실험 결과 보고서

전자회로 실험 결과보고서실험제목가산증폭기, 감산증폭기실험날짜2009.05.28분반/오후반, 4조조원학 과학년학 번이 름연 락 처1. 실험 목적 : 가산, 감산 증폭기의 특성 ... Ω, 100kΩ, 33kΩ, 68kΩ , Op-Amp IC 741C 3개3. 실험 결과 :1) 가산증폭기① 첫 번째 실험 : Vo=3V② 두 번째 실험 : Vo=22.4mV2) 감산증폭기 ... 면서 실험을 성공적으로 마칠 수 있었다.- 감산 증폭기 실험에서의식에 따라 이론값은 3.72V가 나온다. 실제 실험값에서는 3.79V가 나와 오차가 0.07V가 발생하였다. 감산 증폭기

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2011.01.28

다운로드 장바구니
결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

< 결과보고서 : 실험 3. 가산기와 감산기 (Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor ... )를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.< 실험 과정 및 결과 >(1) 예비보고서에서 구상 ... 의 모든 비트들이 동시에 입력되며 전가산기의 출력자리의 올림수는 바로 왼쪽 전가산기의 입력?지리 올림수로 사용한다.< 실험 고찰 >실험 3. 가산기와 감산기(Adder

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

1. 실험목표1) Logic gates를 이용하여 가산기와 감산기를 구성하여 동작을 확인한다.2) 위를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 ... shift register(2) 74HC1648-Bit Serial-in/Parallel-out Shift Register3) 실험방법4의 7486과 7400을 이용한 반감산기 ... ) 전압계 또는 오실로스코프4) LED표시기3. 실험관련 이론1) 카르노맵(Karnaugh map)ㆍ맵은 여러 개의 사각형으로 구성ㆍ각각의 사각형은 최소항(민텀)을 표시ㆍ출력값

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
반가산기, 전가산기, 반감산기, 전감산기 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 4 예비반가산기, 전가산기, 반감산기, 전감산기1. 반가산기 동작 확인반가산기 회로도시뮬레이션 결과입력 신호출력 신호ABSC ... 한 회로라 할지라도 쉽게 결과를 확인할 수 있다는 점을 다시한번 느끼게 한 실험이다. 처음 실험2,3과 같은 경우 육안으로도 쉽게 회로도의 결과를 예측할 수 있지만 전가산기나 전감산기 ... 반가산기보다 회로가 더 복잡하지만 하위비트와 입력에 대한 연산이 동시에 이루어지는 것이 반가산기와의 차이점이다.3. 전감산기 동작 확인전감산기 회로도시뮬레이션 결과입력 신호출력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
전가산기와 전감산기 실험8.hwp

실험 8. 전가산기와 전감산기1. 실험 목적전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다.2. 기본 이론전가산기와 전감산기는 3비트를 더하거나 뺄 수 있 ... 었는가? 또 실험회로가 다음의 부울 대수식과 등가임을 설명하시오 (힌트: 카르노 맵을 이용하시오).{3. 전감산기의 자리내림 B0는 부울 대수식으로 표시하면 {가 된다. 카르노 맵을 이용 ... {의 논리식은 서로 다르지만 카르노 맵에 의하여 간소화 할 수 있다. S와 {의 완전한 가산은 두 개의 반가산기로 수행할 수 있고, D와 {의 완전한 뺄셈은 두 개의 반감산기

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
[논리회로실험]실험3결과보고서 가산기,감산기

았는데 실험값과 완벽히 일치한 결과를 보였다.7486, 7400을 이용하여 반감산기를 구성하라.XYBD0000011110011100< (X,Y) = (0,1) > < (X,Y) = (1,0 ... ) >< B 출력 논리값 > < D 출력 논리값 >이번 실험은 반감산기에 대한 실험이었다. 일반적인 감산기에 대해서 알아보자면 반가산기와 거의 같은데 NOT gate가 하나 더 ... 달려 있는게 차이점이다. 이는 2개의 수를 빼는 원리를 한 수에 마이너스를 붙여 그 2개의 숫자를 더하는 원리로 이 회로를 구성하게 된다. 여기 실험에서는 반 감산기를 7486과

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험]실험3예비보고서 가산기,감산기

(5) 회로와 실험 시뮬레이션 결과값을 비교하면 같은 값을 가짐을 확인 할 수 있다. 이가 뜻하는 바는 전가산기는 더하는 계산인데 반해 전감산기는 그 값에 NOT gate를 연결시켜 (-)같을 만든 다음에 그 값을 전가산기와 같은 원리로 더하는 것에 있다. ... 되며 이 단점을 보완키 위해 look-ahead Carry 가산기가 있다.< 4-bit 병렬 회로> 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리회로를 구성하시오 ... .YX01001100YX01001110 B = X’YD = X’Y + XY’ 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.ZXY

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

/ 200420031성 명: 김승욱 / 김용정실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)1. 실 험 목 적디지털 시스템의 기본 요소인 가산기(adder)와 감산기(s ... 된 전가산기전가산기 회로의 시뮬레이션 결과◆ 감산기(Subtractors)이진수의 뺄셈에는 두 가지 방법이 있는데 하나는 보수를 이용하는 것이고 또 하나는 직접 뺄셈을 하는 회로 ... 면 x ≥ y인 경우 차 bit는 문제가 없지만, x < y인 경우에는 앞의 bit에서 1을 받아내림해야 하므로 반감산기에는 2개의 출력이 필요하며, 하나는 차를 나타내는 출력 D

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기