"2단논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 쉬프트 레지스터 카운터 카운터 회로 전전설2 7 세그먼트 plc 단안정 파형 VOR

판매자 표지는 다운로드시 포함되지 않습니다.

"2단논리회로" 검색결과 1,161-1,180 / 2,056건

Oscilloscope, 함수 발생기의 접지 측정방법설계

및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.-INT/EXT 스위치 : 내부 함수발생기 주파수 카운터 기능/외부신호 주파수 카운터-RANGE(Hz) : 주파수 ... 되는 BNC 단-AMPLITUDE : 출력신호의 레벨을 0에서 -20dB 까지 조절한다.< 교류 회로 >교류는 전압이 시간에 따라 변한다. 보통 우리가 사용하는 교류는 변하는 비율 ... 되는 Oscilloscope, Function generator 등의 장비의 접지 상태를 이해하고 계측장비의 정확한 사용법을 익힌다.2. 실험에 사용된 기기 및 부품

리포트 | 7페이지 | 1,000원 | 등록일 2010.09.12

다운로드 장바구니
[일반물리학실험] 장비 측정 실험

며이다.2. 비저항과 저항전기장이 가해지면, 도체 내 전하는 힘을 받아 움직이고, 이 때, 전기장과 전류밀도벡터는 비례한다. 이 비례상수를 비저항이라고 한다.,단면적 A, 길이 L ... 는 것이다. 따라서 직렬로 연결된 회로의 양끝에서 보는 합성 저항은 다음 공식과 같이 직렬로 연결된 저항을 모두 합한 것과 같다.2) 병렬 연결저항의 병렬 연결은 그림 3과 같이 모든 ... 하는데 사용하는 파형이다. 디지털신호 1과 0을 나타내는 데는 규약이 있다. 예를 들어 TTL규약에서는 2~5V(볼트)가 논리값 1을, 0~0.8V가 0을 나타낸다. 디지털파형의 경우

리포트 | 8페이지 | 1,000원 | 등록일 2012.01.13

다운로드 장바구니
플립플롭및레지스터결과보고서

시킬 시점이 아니면 출력의 변화가 일어나지 않는 플립플롭.1.2 플립플롭의 특징.플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있 ... 하는 회로n 비트 레지스터는 n 비트의 2 진 정보를 저장하기 위한 n개의 풀리풀롭과 데이터 처리를 위한 조합 논리 회로로 구성?1.4.1 시프트 레지스터(shift register ... ?Model Sim2.1 실험1[D 래치]- 실험 방법 및 내용 설명 -? 실험순서① D래치를 VHDL 기술E(enable)단자가 1이되면 D(data)를 Q에 출력하는 논리 회로

리포트 | 14페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
자동화실험(기계공학실험)

되어 왔다.2. 실험 목표총 5가지의 실험을 통해 자동화 시스템을 알아보는 것으로 3가지 실험은 회로를 직접연결해서 하는 고전적인 실험이고 2가지 실험(실린더)은 PLC를 이용한 현대 ... 되었는데, 그 대표적인 예가 PLC (Programmable Logic Controller)입니다.간단한 논리회로(AND, OR, NOT, NOR, NAND등)로부터, 거의 모든 FA공정 ... 는 회로이다.2) 인터록회로2개 이상의 회로에서 한쪽이 동작하고 있는 경우에 다른 쪽의 회로에 입력이 있어도 동작하지 않도록 하는 회로를 인터록 회로(Interlock circuit

리포트 | 10페이지 | 2,000원 | 등록일 2010.04.18

다운로드 장바구니
Encoder, Decoder, MUX(Multiplex)의 작동원리 및 특징 실험 레포트

에 따라 이들 사이의 변환이 이루어 지는데 이 일을 수행하는 논리회로를 코드 변환기(Code Converter)라고 한다. 코드 변환기에는 Encoder와 Decider가 있다.2 ... to 1 MUX의 동작을 제작하여 검증해본다.2) I/O Interface의 Dip S/W 0~9를 입력함에 따라 LED에 해당숫자가 들어오는 회로를 제작하여 검증한다.3 ... ) EncoderEncoder란 디지털논리회로의 하나로 디지털 전자회로에서 어떤 부호화된 계열의 신호를 다른 부호계열의 신호로 바꾸어주는 변환기이다. 이 내용에 자세히 살펴보

리포트 | 25페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
여자의 뇌, 여자의 발견

에 방해를 받지 않기 떄문에 언어 및 정서적 감응, 대인관계, 양육, 배려를 위한 뇌회로가 집중적으로 발전한다. 태아기의 남자 뇌는 테스토스테론으로 인해 이런 뇌회로의 성장이 방해 ... 를 받는다.2. 유아기 : 생후 6~24 개월에 방대한 양의 에스트로겐이 분비된다. 이후 아동휴지기를 맞이하면 잠시 호르몬 분비가 주춤해 진다. 이시기에 언어 및 정서에 관련된 뇌중추 ... 호르몬의 격정적인 출렁임을 경험한다. 이 시기에 여자 뇌는 남자 뇌에 비해 2~3년 더 일찍 성장한다. 사춘기 여자의 뇌는 남자들에게 얼마나 매력적으로 보이는가에 집착한다.4. 20대

리포트 | 8페이지 | 1,000원 | 등록일 2011.05.01

다운로드 장바구니
[논리회로실험] Basic Gates (결과)

1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... 의 구성한 회로도INPUTOUTPUTABCL1L20*************001100100001010011010111113-input AND gate의 Truth Table2 ... 200001001000101001110100101011011010111103-input NOR gate의 Truth Table3) 그림 2의 회로를 구성한 후 입력 A, B에 대한

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로실험 -카운터 예비

(Synchronous Counter)에 대해 익히고, 여러가지 카운터의 구성 방법도 알아본다.② 이론2진 계수 회로는 모든 계수회로의 기본으로서 입력펄스는 LSB부터 차례로 채워 ... 지고 원하는 지수에 이르렀을 때는 회로 내의 모든 F/F의 출력이 0으로 환원된다. 만일 카운터가 n stage인 경우에는카운터 = Bn2n-1+Bn-12n-2 ... 다. 첫 단의 출력 주파수는 입력 펄스 주파수의 1/2배가 되며 P단 후의 출력 주파수는 다음과 같이 된다.P단 후의 출력 주파수=(1/2)p×입력 주파수그림1과 같이 앞단의 F/F

리포트 | 8페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
RC필터 실험 정리

의 실험 장비 사용법을 습득한다.2.실험내용1)RC회로필터(Filter)는 입력으로부터 어떤 주파수의 허용된 신호는 출력쪽으로 통과시키고, 나머지는 차단하는주파수 선택회로이다. 즉 모든 ... 를 신호원에 직렬로 연결하고 C의 양단에서 출력을 뽑는 방법으로 사용한다.< 그림 5.3 >2) 시정수시정수(Time Constant)란 어떤 회로, 어떤 물체, 혹은 어떤 제어대상 ... 가 된다. 필터에 의해서 통과되는 것으로 간주되는 주파수 범위를 대역폭(Bandwidth) 이라고 부른다.3.실험장치 및 준비물1)함수발생기2)오실로스코프3)디지털 회로 실험기4

리포트 | 7페이지 | 3,000원 | 등록일 2010.05.24

다운로드 장바구니
실험(1) 연산회로 결과보고서

므로 그 때까지 앞단에서는 계산이 수행되지 않아 delay이가 쌓여 bit수가 늘어나면 시간이 많이 걸린다는 단점이 있다. 장점은 회로를 쉽게 구성할 수 있다는 점이 있다.직렬 가산 ... 기는 회로가 작다는 장점이 있지만, 직렬로 연속동작을 시키려면 시간이 많이 걸린다는 단점을 동시에 갖고 있다.⑷ 1의 보수, 2의 보수 그리고 부호와 크기에 의한 감산법을 간단 ... . 입력 A, B, C가 동등하다. 입력의 1의 개수가 2 이상부터는 다음 자리수의 입력으로 들어가는 Carry out으로 가게 된다는 것을 확인할 수 있다. 입력의 1의 개수

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.25

다운로드 장바구니
계측실험 보고서

(Differential Amplifier)는 두 입력 신호의 전압차를 증폭하는 회로이다. 연산 증폭기나 Emitter coupled 논리 게이트의 입력 단에 주로 쓰인다. 각 입력 단자 ... 실제 제품들은 이 특성들을 정확히 만족시키지는 못하지만 거의 비슷한 수준의 성능을 가지며, 따라서 이 특성들을 기반으로 하여 회로를 설계할 수 있다.(2) 반전 회로그림 2 ... 회로를 실험한다.(2) 반전, 비반전 증폭회로를 실험해 본다.(3) 가감산 회로를 실험해 본다.a. y = -4x +5의 함수를 만들어 보시오.b. Edc는 2V를 넣고 Ei

리포트 | 11페이지 | 1,000원 | 등록일 2010.11.23

다운로드 장바구니
논리설계 - 카운터를 MAX-PLUS II 결과 보고서

: 동일한 수의 플립플롭을 가지고 링 카운터의 2배의 출력을 나타내기 위하여 사용되는 회로로 링 카운터의 마지막 단에서 출력을 끄집어 내어 첫 단의 입력과 엇갈리게 결합시켜 놓은 것이 ... - Johnson Counter 회로도- 존슨 카운터는 동일한 수의 플립플롭을 가지고 링카운터의 2배의 출력을 나타내기 위하여 사용되는 회로로 링카운터의 마지막단에서 출력을 끄집어 내어 첫단의 ... 카운터는 동기식에 비해 회로가 간단한 장점이 있으나 전달시간이 크다.2) 플립플롭의 상태 천이표상태번호현재상태다음상태상태변화된 플립플롭과 변화상태ABCDABCDABCD

리포트 | 10페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
개방 컬렉터 출력의 풀업저항 결정

한다 . 풀업 저항치를 결정하는 방법을 배운다 . 수동 풀업의 한계를 고찰한다 .Open Collector 논리게이트와 일반적인 회로 차이 - R 3 가 포함된 회로 일반 TTL 회로 ... - R 3 가 포함되지 않는 회로 Open collector 형Open collector 회로 특징 - 출력단이 개방되어 있기때문에 정상적인 동작을 원해서는 Pull up 저항필요 ... -pull up 저항이 없으면 출력은 0 도 1 도 아닌 불확신한 상태가 된다 . -Wire AND 가능Wire AND 결선 논리 회로 -Wire AND : 출력단자를 서로 직접

리포트 | 12페이지 | 2,000원 | 등록일 2008.10.25

다운로드 장바구니
교육평가 문항제작 (문제제작)

교육목표0. 엽록체의 구조와 기능을 설명할 수 있다. (지식)1. 흡수 스펙트럼과 작용 스펙트럼을 보고, 엽록체 속에 들어있는 광합성 색소를 구별할 수 있다. (분석)2. 광합성 ... 을 이해할 수 있다. (이해)5. 암반응에서 일어나는 캘빈회로를 보고, CO₂가 포도당으로 합성되는 경로를 탄소 수의 변화와 함께 설명할 수 있다. (이해)6. 명반응과 암반응 ... 할 수 있다. 그럼으로 자연스럽게 그래프 A는 엽록소 b가 되며 나머지 그래프 B는 카로티노이드가 된다.각각 A, B, C에 1점, 설명 3점2. 다음 그래프 중 광합성 속도

리포트 | 7페이지 | 1,500원 | 등록일 2012.07.25

다운로드 장바구니
[전기전자기초실험] 기본 논리 게이트 설계 실험 예비보고서

으므로 이는 AND의 원리와 같다.AND 게이트회로도?OR 게이트 : 두 개의 트랜지스터 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력한다.OR 게이트회로 ... 도?NOT 게이트 : 입력값과 반대의 결과가 출력된다. 즉, 입력이 0이 되면 출력은 1이고, 입력이 1이 되면 출력은 0이다.NOT 게이트회로도② XOR 게이트를 최소의 2입력 ... 여러 타입이 존재한다. 모놀리틱 바이폴러 반도체 기술을 이용하여 만들어지는 포화형 논리회로의 IC이며, 표준의 74 시리즈를 비롯하여 각종의 용도에 쓰이는 family를 증가

리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
트랜지스터의 스위칭 회로

. 실험 결과 및 분석. 스위칭 회로(=NOT회로) 실험(0) NOT회로 결과 분석(1)Not 회로VinVout0V5V5V0V() A단자의 전압을 Vin, Collector단 전압 ... Vout은 반대의 전압이 걸리게 된다.(1) NOT회로 결과 분석(2) - 주파수 특성() 주파수가 올라감에 때라 변화되는 Vout의 모양을 그래프로 겹쳐 그려 보았다. 위 그래프 ... 에 비해 주파수 변화가 심하여 결국 Vout은 Vin의 변화를 따라잡지 못하는 것으로 볼 수 있다.가. RTL 회로 실험(2) NOR 회로() 이 회로의 결과를 나타내면 다음 표

리포트 | 5페이지 | 1,000원 | 등록일 2009.10.25

다운로드 장바구니
[논리회로실험] decoder와 encoder (예비)

와 반대 작용을 하는 조합논리 회로③ 문자, 숫자, 기호 등을 2 진 부호로 변환시킬 때 사용④ 2n 개의 입력과 n개의 출력으로 구성(2n X n 인코더)⑤ 4 X 2 인코더 ... D3001000010100100010110001진리표4. 실험방법1) 2단 2진 카운터그림 2. 2단 2진 카운터 decoding gate그림 2의 회로를 구성하여 그림 3에 다음 ... 는 LOGIC 값이 1이므로 서로 일치하는 것을 확인 할 수 있다.4) 2단 2진 카운터의 출력을 다음 코드로 인코딩 할 수 있는 회로를 그려라.Normal Count

리포트 | 13페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반 ... 감산기 부울함수B=X prime BULLET Y#D=X prime Y+XY prime5) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
디지털논리회로실험 - 제 2장 UNIVERSAL 게이트

를 NAND 게이트로 바꾼다.- 마지막 단이 AND이면 부정을 취한다.(2)AND, OR, NOT 게이트들의 회로를 NOR 게이트만으로 실현하는 절차- 회로상의 모든 OR 게이트 ... 디지털회로실험예비 보고서(9월 17일)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 2장 UNIVERSAL 게이트 (NAND, NOR)1. 실험 목적 및 기본 ... 개념실험 목적: 논리 회로에서 가장 많이 사용되는 유니버셜 게이트인 NAND, NOR Gate의기본논리 동작 및 특성을 실험을 통하여 이해.NAND, NOR 게이트만으로 어떠

리포트 | 13페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
유도전동기 설계 (CAD,JMAC활용)

치수1.6 고정자 철심의 치수와 공극의 길이1.6.1 고정자 철심의 치수2. 회로의 전류2.1 회전자 슬롯2.2.1 보통 회전자 슬롯3. JMAG을 이용한 유도전동기 설계4. 고찰 ... 와 공극의 길이1.6.1 고정자 철심의 치수유도전동기의 고정자 전류밀도는 ?1=4∼6.5[A/mm2]로 표현한다. 여기선 ?1=5[A/mm2]로 선택할 경우 도선 단면적은둥근선 ... 있다.슬롯내 동선의 총 단면적은 피복을 포함해서 30×(π/4)×1.722=69.7[mm2]이 되므로, 점적률을 45[%]로 가정하면 단면적은 69.7/0.45=155[mm2]정도

리포트 | 14페이지 | 3,000원 | 등록일 2011.09.14

다운로드 장바구니

이전10개 54 55 56 57 585960 61 62 63 다음10개

파워링크

신청하기