"DIGITAL회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 디지털 전기회로 디지털회로실험 디지털시계회로 텀 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"DIGITAL회로" 검색결과 1,201-1,220 / 15,875건

디지털 회로 설계 32 bit carry lookahead adder vhdl quartus 설계 code 포함

Digital Logic Design Project #1Title: Design and Synthesis of 32-bit CLA(Carry-Lookahead Adder)1 ... . 이 adder에서 S는 그리고 Cout은 로 논리 회로를 구성한다. n bit-ripple carry adder는 n개의 full adder들의 조합인데, 이것들은 이전 full ... adder의 게이트 지연은 full adder의 회로를 살펴보는 것으로 쉽게 알 수 있다. 각각의 full adder는 3개의 logic gate를 필요로 한다. 32 비트

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2014.12.15 | 수정일 2021.07.26

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습9-(래치와 플립플롭)

설계실습 9요약 : RS LATCH는 아래와 같은 회로 구성을 띄고 있으며 이에 따른 동작-Table을 확인하는 실험을 하였다. 결과적으로 거의 일치함을 알 수 있었으며 이론부

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습5-(신호발생기)

일반적으로 신호 발생기는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 회로이며 왜곡 없이 발생하는 것을 목적으로하지만 실상은 그렇지 못하다. 이번 실험의 Wien ... 하시오.(B) 그림 5-2와 같이 다이오드를 사용하여 Wien bridge oscillator를 안정화 하는 회로를 설계, Simulator의 결과를 제출한다. 또한 출력을 안정화 하는데 다이오드가 어떤 역할을 하는지 구체적으로 서술한다

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습9-(래치와 플립플롭)

이론부 요약RS 래치 - 출력Q가 1인 경우 SET, 출력 {bar{Q}} 가 1인 경우 RESET이라 한다. S, R 모두 0인 경우 현재 상태의 값을 유지한다. R과 S가 동시에 1인 경우는 “금지된 입력”에 해당하며 값은 0을 띄고 있으나 서로 보수 관계인 두 값..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습5-(신호발생기)

저항은 설계계획서에서 계산한 약 9.76K 저항을 연결하여도 크게 왜곡이 생기지 않고 작은 왜곡이 생긴 파형을 얻을 수 있었다. (B) 설계한 회로의 발진 주파수를 측정

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
[디지털 논리 회로 프로젝트] AMD-2901 예제 파형(wave form) 분석

디지털 논리 회로 프로젝트AMD-29011. RAM REGISTER ModuleINPUT Variables : Aaddr, Baddr, f, dest_ctl, ram0, ram3

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2013.06.20

다운로드 장바구니
디지털회로 실험 보고서 Datapath 코드(simple computer 일부), Registerfile, FunctionUnit등 이용

2013.11.13. 실험 결과 및 코드.module RegisterFile(CLK, Ddata, Write, Daddr, Aaddr, Baddr, Adata, Bdata, Reg0,Reg1,Reg2,Reg3);input CLK;input [3:0] Ddata;inpu..

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2014.11.09 | 수정일 2016.11.10

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

1. Purpose - Training Kit에서 지원하는 1 MHz 수정발진기의 출력 및 7-Segment를 사용한 디지털 시계의 설계. • 설계 사양① Reset 시 ... - 기본적으로 Chapter.15에서 만들었던 Counter를 이용하여 디지털시계에 대한 접근을 하였다. 실험 시간에 7-Segment와 1 MHz 수정발진기를 이용하여 1초

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
[디지털회로] 디지털실험

: 애노드(Anode)공통형 × 2저항 470[Ω] × 14직류전원장치디지털 멀티메터펄스발생기점퍼선(배선)논리회로 실험장치13. 멀티플렉스 및 디멀티플렉스1. 실험목적멀티플렉스 ... 7세그먼트 디코더BCD-to-7세그먼트 디코더는 4비트로 구성된 BCD 값을 입력으로 받아들여 7세그먼트 표시기에 사용되는 a, b, ... , g 신호를 만들어내는 조합회로 ... -to-7세그먼트 디코더는 2진수를 10진수로 변환해 주기 때문에 집적회로 설계자에 의해 디코더라는 이름이 붙여졌지만, 실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2003.11.22

다운로드 장바구니
[디지털회로] 디지털실험

게이트 : 오픈 컬렉터)저항 1[K] 1개직류전원장치논리회로 실험장치오실로스코프디지털 멀티메터점퍼선(배선)3. EX-OR와 그 응용1. 실험목적EX-OR 게이트의 실행방법과 그 특성 ... LS86IC 74LS04IC 74LS08IC 74LS32IC 74LS00직류전원장치논리회로 실험장치오실로스코프디지털 멀티메터점퍼선(배선)4. 조합 게이트회로 및 회로설계1. 실험목적 ... (0) 상태 의미= 스위칭 대수 또는 논리 대수라고 함.④ 불대수 기본원리는 논리회로 또는 2진 디지털 회로의 설계에 이용됨.⑤ 기본 연산 : 논리곱(AND), 논리합(OR), 논리

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2003.11.22

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험18) 타이머(Timer) 설계

실험 (1) 1. Enable 신호를 추가하여 register 초기화 2. 50MHz or 27MHz를 이용, 1MHz로 분주 3. push switch 사용 위한 sw_min, sw_sec 수정 4. 7-segment (sw_sec) 5. DE2보드 동작시키기(단,..

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습7-(위상 제어 루프(PLL))

수가 회로적 영향 및 주변 장비의 영향, 온도와 날씨의 영향 등에 의해 출력 주파수가 미세하게 흔들려서 다른 주파수로 가는 것을 고정시켜서 원래 목적에 해당하는 주파수를 사용할 수 있게 해주는 주된 역할이 있다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
디지털회로 [ 멀티플렉서, 디멀티플렉서 _ 결과 ]

디멀티플렉서 실험을 하였다.처음 기본게이트들을 실험할 때에 비해 회로가 많이 복잡해졌지만 회로를 좀 더 쉽게 구성하는 방법을 자꾸 생각하다보니 디지털 회로 실험에 많이 익숙해 진 ... 위하여 74LS11(3-input AND), 74LS04(NOT), 74LS32(OR) 소자를 사용하여 오른쪽의 회로를 구성한 후 입력값에 따른 결과를 알아보는 것이다. 아래 ... 사진은 이 회로를 구성한 사진이다. 위 실험 결과 표에서 보듯이 4-to-1 멀티플렉서는 선택선 S0, S1에 의해 입력 A, B, C, D중 하나를 선택하여 출력으로 내보낸다. 위

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
[컴퓨터시스템/IT/전자] 디지털 논리회로

디지털 논리회로 개요디지털 시스템에 관한 논리회로에는 작동 원리에 따라 조합회로와 순서회로로 나눌 수 있으며, 컴퓨터 내부에는 많은 종류의 조합 논리회로와 순서 논리회로가 복잡 ... 하게 연결되어 있다. 디지털 논리회로는 기억장치의 유무로 그 분류를 달리한다.기억장치가 없는 조합논리회로와 플립플롭이라는 기억장치가 있는 순서논리회로로 나뉜다. 조합논리회로의 예 ... 는 가산기, 감산기, 코드변환기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등이 있다. 순서논리회로의 예는 레지스터, 카운터 등이 있다논리회로게이트는 논리회로의 기본 하드웨어 소자이

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2009.05.19

다운로드 장바구니
TTL 기본 디지털회로 실험

입(6조 Inverter)3. 관련 이론- NAND, NOR 게이트만으로 어떠한 디지털 논리회로도 나타낼 수 있다. 즉 NAND, NOR 게이트로 AND, OR, NOT 게이트 ... 기자재 및 부품- 논리실험기(Digital Logic Lab. Unit), 오실로스코프, 7408(4조 2입력 AND Gate), 7432(4조 2입력 OR Gate), 7411 ... , 출력 신호는 입력 신호의 논리조합에 의하 여 결정된다. 모든 입력이 1일 때 출력이 1이 된다. AND 게이트의 기호, 진리표, 스위치를 이용한 AND 회로는 밑의 그림과 같

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2007.03.16

다운로드 장바구니
[디지털회로이론] 디지털회로실험

⇒실험제목: 실험4. 논리함수의 간략화(드-모르간의 정리, 표준전개, 카르나도법 및 테이블법)⇒실험목적: → 드-모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다 ... .→ 표준전개(적의합과 합의적 형식)에 의한 논리식 구성법을 익힌다.→ NAND 및 NOR 게이트만을 이용하는 논리회로를 구성하는 방법을 익힌다.→ 카르나도법에 의한 논리함수의 간략 ... 화를 익힌다.→ 테이블 법에 의한 논리함수의 간략화를 익힌다.⇒사용부품 및 사양디지털 실험장치 TTL 7400(quad 2-input NAND Gate)직류전원 공급장치 TTL

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
[디지털회로실험] 디지털회로실험

디지털 회로실험⇒실험제목: 디코더와 인코더⇒실험목적: 디코더와 인코더의동작 원리를 이해, 특성을 확인,부호 변화기 의 동작을 살펴본다. 디코더와 인코더의 구성방법을 익혀 각 종 ... 코드를 만들 수 있는 능력을 키운다. 7-Segment의 원리와 숫자 표시기의 사용방법을 익힌다.⇒사용부품 및 사양:디지털 실험장치직류전원 공급장치회로실험기오실로스코프싱글펄스 발생 ... 치가 일치한다는 것을 알았 다.사 전 보 고 서실험7. 디코더와 인코더과 목 명: 디지털 회로실험학 과: 전자 정보 학부

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습7-(위상 제어 루프(PLL))

하면서 직류에 가까운 전압으로 변환된다. 이는 가변발진기의 입력으로 사용되게 된다. 3) 가변 발진기 : 제어신호의 크기에 따라 출력되는 주파수가 변하는 발진회로이다. 일반적으로 제어신호로써 전압을 사용하므로, 전압제어발지기로 불린다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
디지털회로 - 시계(VHDL) 사전

되는 시계를 계층 설계 방법을 이용해 아래 회로도와 같이 설계해본다.? "FPGA/CPLD" 내부 블록도 설명?클럭 : 클럭은 1kHz를 사용한다. 각 디지트의 점등 시간은 1kHz÷6

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습6-(전압제어발진기)

을 이용한 전압 분배를 통해 2개의 Op-amp에 전압을 인가하였고 회로사진은 아래에 첨부하여 놓았다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니

이전10개 56 57 58 59 606162 63 64 65 다음10개

파워링크

신청하기