"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 981-1,000 / 15,371건

위상변조를 이용한 저 전력 입출력 인터페이스 회로 (Low Power Serial Interface I/O by using Phase Modulation)

본 논문은 위상 변조를 이용한 직렬 인터페이스 입출력 회로를 설계 하였다. 설계된 직렬 입출력 인터페이스 회로는 수신부와 송신부로 구성되어 있다. 제안하는 위상변조 데이터 전송 ... 한다. 제안하는 회로는 16개의 하강 에지 위상을 사용하여 한 클록 주기마다 4비트씩 데이터를 전송함으로써 시스템에서 사용되는 클록 속도보다 4배 빠른 전송 속도를 갖는 저 전력 회로다 ... rate with 12mW power consumption at 1.2V supply. The proposed PMIO which consists of TX and RX blocks

논문 | 6페이지 | 무료 | 등록일 2025.06.23 | 수정일 2025.06.27

다운로드
전자기적 결합 급전 소형 광대역 사각 디스크-로디드 모노폴 안테나 (Small Broadband Rectangular Disk-Loaded Monopole Antenna with Electromagnetically Coupled Feed)

모델을 제시하였다. 단락된 사각 디스크는 캐패시턴스 성분을 가지는 모노폴로써 병렬 RLC 공진회로로 등가화 되며, 사각 스파이럴 스트립 선로 급전부는 인덕턴스 성분의 모노폴 ... 로써 직렬 RLC 공진회로로 등가화 된다. 그러므로 안테나는 병렬 공진회로의 공진과 직렬 공진회로의 공진이 결합하여 넓은 주파수 대역폭을 가지게 된다. 제안한 안테나는 0.075 λo×0 ... monopole antenna with electromagnetically coupled feed and its equivalent circuit model. The proposed s

논문 | 8페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
BGA 현상 공정 용 수직 습식 장비 개발 및 공정 특성 평가 (Development of Vertical Wet Equipment for BGA Develop Process and Evaluation of Its Process Characteristics)

을 진행함으로써 기존 수평 장비의 단점인 롤러와 기판 표면 회로 패턴의 충돌로 인한 회로 패턴 손상 문제를 원천적으로 제거하고자 하였다. 개발된 수직 장비의 공정특성을 수평 장비 ... 와 비교 평가 하기 위하여 유니포미티 측정, 회로 패턴 손상 평가 및 불량 평가의 실험을 수행하였다. 평가 결과 수직 장비의 유니포미티 특성은 수평 장비와 동일한 수준이며 중력 방향 ... 의 액흐름에 대한 공정 특성 영향은 미미한 것으로 확인 되었다. 또한, 수평 장비 대비 3~4 μm 더 미세한 회로 패턴에 대해여 손상 없이 공정을 진행 할 수 있음을 확인 할 수 있

논문 | 7페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서7

특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 XNOR(Exclusive NOR)의 진리표를 사용 ... 하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라.1) NAND GATE위에서 회로 설계하고 구현한 파형이 NAND 진리표와 일치하는 모습을 볼 수 있다.2) NOR ... 로써 두 개의 입력 신호가 다르면 출력이 0 이고, 같으면 출력이 1이 되는 회로이다. 이는 위의 회로와 같이 설계할 수 있고, 알맞은 파형이 출력되었다.(B) AND게이트와 OR

리포트 | 10페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
논리회로실험 반가산기 전가산기

논리회로설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... ` OPLUS `Y#C`=`XY2) 논리회로① AND 게이트 2개와 OR 게이트 2개를 사용한 논리회로와 논리식② AND 게이트 3개와 OR 게이트 1개를 사용한 논리회로와 논리식③ AND ... 모델링으로 작성하였다.3) Schematic 시뮬레이션앞에서 다룬 세 개의 논리회로중에서 가장 간단한 회로인 XOR 게이트 1개와 AND 게이트 1개를 사용한 회로

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
판매자 표지

LG 디스플레이 산학장학생(LGenius) 서류합격 자소서+면접질문(일반면접, PT면접복기, 예상문항)+회사정보 모음집

[1분 자기소개 + 지원동기]안녕하십니까 엘지 디스플레이 회로설계 직무에 지원한 긤긤이 학생입니다. 저는 실제 저전력 IC칩의 기준전압 회로를 구현하고 분석해본 경험이 있 ... 습니다 회로설계 프로그램은 virtuoso를 사용하였고, 특히 온도변화에 영향을 받지 않는 회로를 만들기위해 중요한 부분인 op amp를 공부하면서 전자회로에 대한 견문을 넓힐 수 있 ... 었습니다. 이러한 과정에서 저전력 회로설계에 관심을 가지게 되었고, 이러한 분야는 지속 가능한 경영 방침으로써 환경영향 최소화를 지향하는 엘지디스플레이의 핵심이라고 생각하고 있

자기소개서 | 18페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
140W 급-저면적 LED 전원 제어 회로 설계 (Design of the 140W level-small sized LED Power Control Circuit)

본 논문은 140W 급 저면적 LED 전원 제어 회로 설계를 위해 다양한 기능이 집적된 HIC를 제안한다. 제안된 HIC는 정전압/정전류 구동회로, 단락 보호회로, 내부 정전압 ... 회로, dimmer 회로를 하나로 집적해, 제작 시 기존 시스템 대비 PCB 가로 길이를 16% 절감하는 효과를 보였다. 다양한 실험을 통해 HIC 내부에 설계된 각 블록의 성능 ... 을 검증했고, (정전압 구동회로 변동률 2.9%, dimmer 회로 오차 5%이내, 720 mA에서 안정적인 short protection) 제안된 HIC를 적용해 시스템에서 필요

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 결과보고서

를 사용하면 AND 게이트와 회로 결과값이 같아진다. 즉 A, B의 값이 둘 다 1일 경우에만 LED 불이 들어온다.4.2 응용 실험(1) NAND게이트 4개[그림 5]만을 이용 ... 한다. 핀 10번에(결과값 X) 점퍼선을 연결하여 그 끝을 LED 1번에 연결한다. 위의 표와 같이 X의 값이 도출된다.X=A+BC와 같은 회로임을 알아보기 위해 AND 게이트와 OR ... 디지털 논리회로 설계 및 실험결과보고서주제 : NAND, NOR, XOR GATE 및 응용소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자

리포트 | 11페이지 | 2,000원 | 등록일 2022.04.21

다운로드 장바구니
5GHz 저잡음 증폭기를 위한 새로운 Built-In Self-Test 회로 (A Novel Built-In Self-Test Circuit for 5GHz Low Noise Amplifiers)

본 논문에서는 5GHz 저잡음 증폭기(LNA)의 성능 측정을 위한 새로운 형태의 저가 BIST(Built-In Self-Test) 회로를 제안한다. 이러한 BIST 회로 ... 는 system-on-chip (SoC) 송수신 환경에 적용될 수 있도록 설계되어 있다. 본 논문에서 제안하는 BIST 회로는 입력 임피던스, 전압이득, 잡음지수, 입력반사손실(input ... , and input return loss all in a single SoC environment. 한국정보통신학회 한국정보통신학회논문지 류지열, 노석호

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
판매자 표지

전전설2 실험1 결과보고서

하는 논리 회로이다.Sum은 A와 B의 XOR 와 같고, Carry는 A와 B의 AND 와 같다.두 개의 입력 x, y와 밑의 자리로부터 올라오는 자리 올림수 z를 포함한 3개의 입력 ... 실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함 ... 하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
신경회로망을 이용한 변압기 사고 검출 기법 개발 (Development of Fault Detection Method for a Transformer Using Neural Network)

본 논문은 신경회로망을 이용하여 변압기 사고검출 기법을 제안하였다. 계전기 정동작을 위하여 전력용 변압기의 외부사고와 돌입현상은 포화현상이 고려된 EMTP/ATP를 이용 ... 하였고, 내부사고는 EMTP/BCTRAN를 이용하여 얻은 전류 데이타를 신경회로망의 사고검출 성능으로 평가하였다. 신경회로망의 입력지수로는 변압기 양단전류를 FFT로 주파수 분석하여 얻 ... 알고리즘은 back-propagation을 사용하였다. 실 계통에 적용하고 있는 변압기 보호용 계전기의 특성을 신경회로망의 검출성능으로 테스트한 결과 제안된 기법이 뛰어남이 확인

논문 | 8페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
[A+] 중앙대 전기회로설계실습 4주차 예비보고서 (Thevenin 등가회로 설계)

, 측정하여 원본 회로 및 이론값과 비교한다.2. 준비물기본 장비 및 선Function generator: 1대DC Power Supply(Regulated DC Power s ... W, 5% 각 1개330Ω, 390Ω, 470Ω, 1kΩ, 1.2kΩ, 3.3kΩ,가변저항 : 20 kΩ, 2W 급 2개3. 설계실습계획서3.1 브리지회로에서R _{L}에 걸리 ... _{1}-33I _{2}+200I _{3} ... ③DIVIDE10위의 ①,②,③식을 Matrix를 이용해 연립하여 계산하면,{pmatrix{172&-78&-94#-13&134&

리포트 | 5페이지 | 1,000원 | 등록일 2021.05.27

다운로드 장바구니
PVT 영향이 작고 디지털적으로 주파수 보정이 가능한 CMOS RC 발진기의 설계 (Design of CMOS RC Oscillator with Low PVT Effect and Digitally Frequency-calibrated)

를 설계하였다. 이 발진기는 4개의 스위치, 2개의 비교기와 커패시터, 래치(latch) 회로로 구성된다. 동작원리는 좌우 2개의 CMOS 스위치에 의해 커패시터에 공급전압 VDD ... 로 충전, (VDD-VR) 전압까지 방전, 그리고 비교기에서 충·방전 시간을 검출하여 래치회로로 보내어 발진을 시키는 것이다. 발진기에서 사용되는 방전전류, 비교기의 바이어스 전압 ... , 그리고 보정회로의 바이어스 전류가 공급전압과 온도에 영향을 적게 받도록 바이어스 회로를 설계하였다. 또한, 공정변화에 대한 영향을 줄이기 위해 디지털적으로 저항값을 가변시켜 발진

논문 | 9페이지 | 무료 | 등록일 2025.06.23 | 수정일 2025.06.27

다운로드
중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계

-AND(NOR-NOR) 로직 회로를 설계한다.NAND-NAND 전가산기(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.S`=` {bar{A ... 아날로그 및 디지털회로설계 실습 예비보고서[설계실습 9. 4-bit Adder 회로 설계]소속담당교수담당조교수업시간학번성명? 조합논리회로(가산기): 2진수 2개를 더하는 경우 ... 를 출력으로 내야한다. 이러한 기능을 전가산기라 한다.9-1. 실습목적: 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물부품

리포트 | 6페이지 | 1,000원 | 등록일 2023.04.06

다운로드 장바구니
판매자 표지

기초 회로 실험1 제7장 옴의 법칙(예비레포트)

전기회로 설계 및 실험1 예비 레포트 제목: 7장 옴의 법칙 제목: 제7장 옴의 법칙 실험 목적 앞에서 6장에서 회로 내에서는 전압(V), 저항(R)를 갖는 폐회로가 전류(I ... /%CE%A9" \o "Ω" Ω, 2-W, 분압기)1개 실험 방법 (과정 A) 아래 그림에 있는 7-3(b) 회로를 구성한다. 이때 분압기의 저항이 1k Hyperlink "https ... ://ko.wikipedia.org/wiki/%CE%A9" \o "Ω" Ω이 되도록 회로를 연결하기 전에 전원이 차단되고 스위치가 개방되었는지 조교에게 확인을 한다. 확인 끝나

리포트 | 5페이지 | 1,500원 | 등록일 2024.06.23 | 수정일 2025.07.01

다운로드 장바구니
0905 논리게이트 레포트

://terms.naver.com/entry.nhn?docId=2835921&cid=40942&categoryId=32830디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호 ... 디지털 공학 및 실습(예비레포트)1. 제목 : 기본 논리 게이트 조사 ( 1 주차)2. 목적 : 앞으로 다루게 될 기본적인 개념을 조사한다.3. 내용 :디지털 논리 회로의 일종 ... onjunction)을 구현한 것으로, [그림]과 같이 게이트의 입력을 A, B, 출력을 C라 하면 AND 게이트 본문 이미지 1 의 논리식을 구현한 것이다. 논리 게이트에서 출력 전압

리포트 | 2페이지 | 2,000원 | 등록일 2024.06.16

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 1주차

전자전기컴퓨터설계실험31주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :RC Circuit실험 목표RC 회로를 구성하고, 그 회로를 통해 Transient Response ... , 분석해본다.실험 결과 (Simulation)■ RC 회로 와 Low Pass FilterRC회로는 resistor(저항), capacitor(콘덴서)가 모두 포함된 회로이 ... 다. Capacitor 의 임피던스는 1/jωc 로 표현이 된다. 주파수가 낮을수록 임피던스가 증가를 해서 통과하기 힘들고, 주파수가 높을수록 임피던스가 낮아져 통과를 할 수 있는 회로

리포트 | 9페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
전자기학실험 NAND, NOR 결과

NAND 게이트, NOR 게이트(결과 보고서)목 차1. 실험 결과[실험 1] NAND 게이트[실험 2] NOR 게이트[실험 3] NAND를 사용한 AND 동작 회로[실험 4 ... ] NOR를 사용한 AND 동작 회로[실험 5] NAND를 사용한 OR 동작 회로[실험 6] NOR(OR+NOT) 게이트[실험 8] NOR 게이트를 사용한 OR 게이트 동작 회로2 ... 과 실험값이 똑같이 출력되었다.예상값(Z)5V0V0V0VNOR진리표(출력값)1000출력 Z[실험 3] NAND를 사용한 AND 동작 회로 구성과 출력 전압 결과이다.실험 결과, NAND

리포트 | 9페이지 | 2,500원 | 등록일 2021.04.07

다운로드 장바구니
컴퓨터구조 ) - 메모리 맵에 대한 주소 버스 표현 - RAM 또는 ROM 표현 - 2입력 논리식을 표현 - 논리회로을 표현 - 부울대수 표현 - canonical 표현

컴퓨터구조- 메모리 맵에 대한 주소 버스 표현- RAM 또는 ROM 표현- 2입력 논리식을 표현- 논리회로을 표현- 부울대수 표현- canonical 표현컴퓨터구조[1번 과제 ... 하여 8비트 마이크로컴퓨터를 설계(RAM 칩 번호를 모두 다르게, 16진법을 사용)[Fig. 3] 설계도[3번 과제_논리회로, 전파지연]A,B,C 입력을 가지며, 2개 이상의 입력 ... 이 HIGH인 경우, 출력이 HIGH가 될 때전파지연을 가진, (1) 2입력 논리식을 표현 (2) 논리회로를 도시(1)[Table. 4] 진리표ABC

리포트 | 7페이지 | 5,000원 | 등록일 2023.01.27

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서12

아날로그 및 디지털 회로설계실습(실습12 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 12. Stopwatch 설계 (동기순서 논리회로)실습날짜2021 ... .12.06. 17시교과목 번호제출기한2021.12.05. 24시작성자제출날짜(이클래스)2021.12.02.1. 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로 ... , 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 실습 준비물부품

리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 45 46 47 48 495051 52 53 54 다음10개

파워링크

신청하기