"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 881-900 / 15,374건

자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼 (A New CMOS Buffer for Low Power with Self-Controlled Dual Driving Path)

본 논문은 단락회로 전류를 없애기 위한 CMOS 버퍼회로에 대한 것이다. 최종 구동소자는 풀-업 PMOS와 풀-다운 NMOS로 구성하고 이를 구동하기 위해 두가지 경로를 입력신호 ... 로 선택되도록 하였다. 이러한 기법으로 최종 구동회로가 짧은 시간동안 tri-state가 되어 단락회로 전류를 차단하였다. 모의 실험 결과 전원전압 3.3V에서 전력-지연 곱 ... -circuit current. The SPICE simulation results verified the operation of the proposed buffer and s

논문 | 6페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
판매자 표지

아날로그 및 디지털회로 설계 실습 stopwatch 설계_결과보고서

아날로그 및 디지털 회로설계 실습- 실습 12 결과보고서stopwatch 설계12-4. 설계실습 방법12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A ... 아 과전류를 방지한다. 또한 이론에 언급한 대로 decoder의 출력 방식과 7-segment LED의 type 간의 매칭에 유의한다.회로도(C) 전원을 인가하고 7-segment ... 1자리 숫자 카운터를 2자리 숫자 표시 카운터 회로를 제작한다.회로도(B) 중간 신호를 조작하여 카운터 증가의 최대치를 조작한다.- 함수발생기를 1Hz로 하면 속도가 너무 느려

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.30

다운로드 장바구니
얼굴 인식의 성능 향상을 위한 혼합형 신경회로망 연구 (A study of hybrid neural network to improve performance of face recognition)

로 인해 많은 제약이 있다.본 연구에서는 얼굴 인식의 성능 향상을 위하여 혼합형 신경회로망을 제안한다. 제안한 방식은 신경회로망의 비지도학습 방식인 SOM과 LVQ 알고리즘을 이용 ... 하여 구성한다. 제안한 방식의 유용성을 확인하기 위하여 고유얼굴 방식, 은닉 마코프 모델 방식, 다층 신경회로망 방식과 비교한다. The accuracy of face ... recognition used unmanned security system is very important and necessary. However, face recognition is a lot

논문 | 6페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
판매자 표지

대학물리및실험2_실험5_키르히호프의 법칙의 단일 고리 회로 실험

=5741675&cid=60217&categoryId=60217>6. 실험 결과실험 회로 구상실제 브레드 보드에서의 회로 구성이론 전위차 : 8.5V실제 전위차 : 5.03V이론 전류값 ... 실험 제목 : 5. 키르히호프의 법칙의 단일 고리 회로 실험예비 레포트이름학과학번과목명담당 교수제출 일자목차실험 목표실험 기구실험 이론키르히호프 전류 법칙키르히호프 전압 법칙실험 ... 방법참고 문헌목표전기 회로의 기본이 되는 단일 고리 회로를 실험함으로써 키르히호프의 법칙을 이해하도록 한다.실험 기구브레드보드, 저항, 점프선, 테스터기, 파워 케이블이론

리포트 | 5페이지 | 1,000원 | 등록일 2024.05.14

다운로드 장바구니
일반물리학및실험 4주차 직류회로 결과 보고서

.25322.0022.0027.578.308.800.10560.159010680.22982.0092.0097.888.648.800.13440.1206결론직렬회로와 병렬회로에서 합성 ... 저항 공식이 적용되는지 확인한다. 정확히 적용되지 않는다면 그 이유를 설명하라-직렬회로V1 = I * R1V2 = I * R2전체 전압(V)은 각 저항의 전압의 합으로 정의V ... = V1 + V2= I * R1 + I * R2= I * (R1 + R2)(10옴&10옴만 증명 예시로 들겠다)=0.973+0.959=0.1932CONG 2.009전체 전압(V

리포트 | 5페이지 | 2,500원 | 등록일 2024.06.02

다운로드 장바구니
평행 결합선로 이론에 근거한 새로운 집중 소자형 방향성 결합기 (novel lumped element backward directional couplers based on the parallel coupled-line theory)

본 논문은 평행 결합 선로의 집중 소자형 등가회로를 이용한 방향성 결합기 설계 이론을 제안하였다. 이 등가 회로는 단지 자기 인덕턴스와 커패시턴스만을 가지며 이로 인해 정확 ... 한 집중 소자형 등가회로를 설계할 수 있는 장점을 제공한다. 본 논문에서 제시한 평행 결합선로의 등가회로와 등가 파라미터 추출식은 평행 결합선로와 이 등가회로의 우·기 모드 특성의 등가 ... parallel directional coupler are proposed. This novel equivalent circuits only have self inductance and

논문 | 8페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (12번실습 예비보고서)

1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력 ... 과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 실습 준비물Inverter 74HC04 : 8개NAND gate 74HC00 : 3개NOR gate 74HC02 : 3 ... 개AND gate 74HC08 : 3개OR gate 74HC32 : 3개7-segment : 3개BCD Decoder 74LS47 : 3개BCD 카운터 74HC192P : 3개c

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
판매자 표지

[기초전자실험 with pspice] 08 테브난의 정리 결과보고서 <작성자 학점 A+>

테브난의 정리 - 결과보고서실험 시 사용했던 장비 & 부품파워 서플라이멀티미터브레드보드고정 저항 x6 [ 200Ω x2, 100Ω, 270Ω, 330Ω, 470Ω]실험 결과 ... & 사진기본 회로 실험이론값테브난 등가회로 실험[V][mA][V][V][mA]1.60394.9144701.55824.78결론(실험 결과에 대한 설명)기본 회로에서 부하저항에 걸린 전압 ... 과 테브난 등가회로의 의 값이 거의 비슷하였다. 또한, 기본 회로에서 부하저항에 흐르는 전류 과 테브난 등가회로의 이 약간의 오차가 있지만 매우 유사하였다. 따라서 이번 실험

리포트 | 3페이지 | 1,500원 | 등록일 2023.01.28

다운로드 장바구니
판매자 표지

[기초전자실험 with pspice] 09 노턴의 정리 결과보고서 <작성자 학점 A+>

노턴의 정리 - 결과보고서실험 시 사용했던 장비 & 부품파워 서플라이멀티미터브레드보드고정 저항 x4 [300Ωx2, 150Ω, 330Ω]실험 결과 & 사진기본 회로 실험이론값노턴 ... 등가회로 실험[V][mA][V][][V][mA]3.12059.613.13002.92389.11결론(실험 결과에 대한 설명)기본 회로에서 부하저항에 걸린 전압 과 노턴 등가회로 ... 의 의 값이 비슷하다. 또한, 기본 회로에서 부하저항에 흐르는 전류 과 노턴 등가회로의 이 약간의 오차가 있지만 유사하다. 이는 등가회로의 등가성이 성립되기 때문이다. 따라서 이번

리포트 | 3페이지 | 1,000원 | 등록일 2023.01.28 | 수정일 2023.02.16

다운로드 장바구니
서울시립대 전전설3 7주차 예비 보고서

A. 예비 보고서1) Half-wave rectifier and peak detectora) 1N4004 spice model을 이용하여 LTspice 상에서 Fig. 3(a ... )의 half-wave rectifier circuit을 구성하세요.b) a)의 회로에서 R = 100 Ω, 1 kΩ, 10 kΩ인 경우에 대해 입력 전압 vI이 2 Vp−p, 100 ... )의 회로에서 10 µF의 capacitor를 추가하여 Fig. 9(a)의 peak detector circuit을 구성하세요.d) c)의 회로에서 R = 100 Ω, 1 kΩ, 10

시험자료 | 13페이지 | 1,500원 | 등록일 2024.07.15

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

경우 or gate와 and gate를 거친 값이 1이 나오게 하여 보상회로로 0110를 넣게 하였다. 그리고 or gate와 and 게이트를 거쳐 나온 보상회로를 십의자리 연산 ... gate와 and gate를 거친 값이 1이 나오게 하여 보상회로로 0110를 두 번째 74283(full adder)에 넣게 하였고 일의 자리 두 입력 값을 더한 값이 10을 넘 ... Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
텍스트 영상에 대한 데이터 천이 최소화 알고리즘 (Data Transition Minimization Algorithm for Text Image)

본 논문에서는 텍스트 영상에 대한 데이터 천이 최소화를 위한 새로운 데이터 코딩기법과 회로를 제안한다. 제안한 회로는 기존의 Modified LVDS(Low Voltage ... Differential Signaling)의 문제점인 입력되는 데이터간의 동기와 출력되는 데이터간의 동기 문제를 수정한 개선된 MLVDS 회로와 Text image에 대한 천이 최소 ... coding method and its circuits for minimizing data transition in text image. The proposed circuits

논문 | 6페이지 | 무료 | 등록일 2025.07.07 | 수정일 2025.07.10

다운로드
판매자 표지

디지털 회로 실험-동기식 카운터

고, JK 플립플롭 4개와 AND 게이트 2개를 사용하여 회로를 구성한 것도 볼 수 있다. 실험2는 동기식 Down 카운터 회로로 실험1과 다르게 펄스를 하나씩 인가하면 출력 값이 감소 ... 하는 회로이다. 표를보면 클록펄스를 하나씩 인가했을 때 출력 값이 감소하는 것을 확인할 수 있고, JK 플립플롭 4개와 AND 게이트 2개를 사용하여 회로를 구성한 것도 확인할 수 ... 있다. 실험3은 동기식 5진 카운터 회로 JK 플립플롭 3개와 AND 게이트 1개를 사용하여 회로를 구성한 회로이다. 동기식 5진 카운터는 0~4까지 동작하며, 표를 보면 클록

리포트 | 9페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

일반물리학실험 반도체정류회로 결과레포트

를 흘려서 부하에 직류를 흘리도록 한 회로. Hyperlink "https://terms.naver.com/entry.nhn?docId=759001&ref=y" 평활 회로를 사용하지 않 ... 반도체정류회로 결과레포트1, 추가이론2, 실험결과Q1 전파정류에서 어느 한쪽의 다이오드만 방향을 바꾸면 어떻게 되는가?Q2 전파 정류회로에서 LED 다이오드 4개가 같이 점멸 ... 하려면 어떻게 해야 하는가?Q3 LED다이오드의 방향을 확인하는 방법은?Q4 이러한 반도체정류회로가 쓰이는 사례에 대해 쓰시오3, 참고문헌추가이론다이오드다이오드는 반도체

리포트 | 9페이지 | 1,000원 | 등록일 2023.09.11 | 수정일 2023.09.13

다운로드 장바구니
정전기 보호용 소자의 AC 모델링에 관한 연구 (A study on AC Modeling of the ESD Protection Devices)

로 모델링되며, 이를 간단히 RC 직렬회로로 모델링할 경우 주파수 영역에 따라 오차가 크게 발생할 수 있음을 설명한다. 또한 싸이리스터형 pnpn 보호용 소자의 등가회로는 간단히 RC ... 직렬회로로 모델링될 수 있음을 보인다.추출한 등가회로를 이용한 회로 시뮬레이션에 근거하여, 주요 RF 회로의 하나인 LNA에 ESD 보호용 소자를 장착할 경우 보호용 소자의 기생 ... 성분이 LNA의 특성에 미치는 영향에 대해 조사해 본다. NMOS 보호용 트랜지스터를 단순히 커패시터 하나만으로 모델링할 경우 회로특성의 예측에 큰 오류가 발생할 수 있음을 설명

논문 | 9페이지 | 무료 | 등록일 2025.06.27 | 수정일 2025.07.04

다운로드
판매자 표지

A+받은 드모르간의 법칙 결과보고서 PSPICE

)⑦ NOT Gate(IN74LS04N)⑧ 연결 도선2. 실험 내용 및 방법부울함수의 법칙에는 실험 9에서 다룬 AND, OR 등의 기본 논리함수에 적용되는 대수적인 규칙 이외 ...    ∙     즉, 변수 A와 B의 OR 연산의 역은 A의 역()과 B의 역()의 AND 연산과 동일하고, A와 B의 AND 연산의 역은 A의 역()과 B의 역()의 OR ... 연산과 동일하다. De Morgan 법칙은 복잡한 논리함수의 간략화 과정에 이용되기도 한다.(1) NOT 회로논리변수의 역을 나타내는 회로이며 입력이 “1”이면 출력이 “0”이고

리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
Class F 전력 증폭기의 드레인 전압 변화에 따른고조파 조정 회로의 최적화 (Optimization of Harmonic Tuning Circuit vary as Drain Voltage of Class F Power Amplifier)

본 논문은 EER (Envelope Elimination and Restoration)에 적용된 class F 전력 증폭기의 드레인 전압의 변화에 따른 출력 정합회로의 최적 ... 화에 대하여 연구하였다. EER 구조에 적용된 class F PA의 PAE (Power Added Efficiency)를 개선하기 위해 고조파 조정 회로에 Varactor 다이오드 ... 를 사용하였다. 포락선의 변화에 따라 2차 고조파는 단락 시키고 3차 고조파는 개방 시키도록 설계되었으며 본 논문에서 제안된 고조파 조정 회로를 통해 드레인 전압이 25 V에서 30 V

논문 | 5페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
고속 FHD 이미지 스티칭을 위한 실시간 Mapping 회로 설계 (Design of Real-time Mapping Circuit for High-speed FHD Image Stitching)

시스템을 제안한다. 캘리브레이션 역할을 하는 전처리 부분은 C 언어 프로그램으로 구현하여 호모그래피를 추출하고, 이를 입력으로 동작하는 회로는 2장의 FHD 이미지를 실시간 ... 으로 Mapping한다. 또한 이미지 접합의 정확도 측면과 구현된 회로의 면적-성능 특성을 고려하여 두 종류의 회로를 제안한다. 첫 번째는 호모그래피를 기반으로 Mapping을 수행하는 회로 ... 로서 이미지 접합의 정확도가 높다는 장점이 있고, 두 번째는 호모그래피를 단순화한 어파인을 기반으로 Mapping을 수행하는 회로로서 면적이 작고 동작 속도가 빠르다는 장점이 있

논문 | 10페이지 | 무료 | 등록일 2025.05.29 | 수정일 2025.06.05

다운로드
판매자 표지

홍익대_디지털논리회로실험_3주차 예비보고서_A+

1, Y2, Y3 4개의 결과값을 출력하는 회로이다.Y0, Y1, Y2, Y3를 출력으로 하는 AND 게이트의 입력값은 순서대로 (), (A,이다. 이 회로의 진리표는 다음과 같 ... 디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y ... 으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로. 위 회로는 복호기

리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

회로이론및실험1 7장 중첩의 원리 A+ 예비보고서

회로이론 및 실험 1 예비보고서- 실험명 : 제 7장 중첩의 원리I. 실험 이론선형 시스템은 중첩의 원리를 따른다. 중첩의 원리는 선형 시스템이 하나 이상의 독립 전원에 의해 ... 여기되거나 구동될 때마다 전체 응답은 개별 응답의 합이라는 것을 말한다. 개별 응답은 하나만 활동하는 독립 전원의 응답이다. 선형 회로 소자를 상호 연결하여 만든 회로를 다루기 때문 ... 에 그들이 하나 이상의 독립 에너지원에 의해 구동될 때 그런 회로의 해석에 대해 직접적으로 중첩의 원리를 적용할 수 있다.Ⅱ. 실험 회로 분석실험 Inode ? voltage

리포트 | 2페이지 | 1,500원 | 등록일 2024.04.02

다운로드 장바구니

이전10개 40 41 42 43 444546 47 48 49 다음10개

파워링크

신청하기