"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 901-920 / 4,683건

실험 6. 4-bit 산술논리회로와 시뮬레이션

실험 6. 4-bit 산술논리회로와 시뮬레이션목적1. ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.2. MyCAD의 사용법을 익힌다.3. MyCAD ... = A ? BXOR11E = A보수 1비트 논리 연산회로2. 논리 연산회로 시뮬레이션본 실험에서는 논리 연산회로의 동작 확인을 위하여 논리 연산회로 시뮬레이션을 한다. 시뮬레이션 ... 은 MyCAD을 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.② MyCAD의 Schematic tool을 이용하여 논리 연산회로를 설계

리포트 | 10페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
8논리회로의 단순화-예비,결과보고서 디지털공학실험

8논리 회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 이용한 표현식의 간소 ... 에 부울 표현식을 적어라.3. 실험순서 2에서 표현식을 옳게 적었다면 표현식에는 2개의 곱항이 잇고 각 항들에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로 ... 위해 출력을 반전시켜 X가 LOW 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
[디지털논리회로실험]디코더, 인코더, 멀티플렉스

5110D6111D7설계회로simulation 결과CBA--------- 인코드(Encode) -----------디코더 반대 기능을 가지며, 이를 이용하여 우리가 요구하는 어떠

리포트 | 10페이지 | 1,000원 | 등록일 2005.12.02

다운로드 장바구니
IC7408,7432를 이용한 AND,OR 게이트 논리회로 실험의 보고서

< 디지탈 공학 논리 회로 실험 보고서 >1. 실험일자실험 1,2 - 2007년 09월 28일 금요일실험 3 - 2007년 10월 05일 금요일2. 실험제목AND게이트와 OR ... 게이트로 구성된 논리 회로의 실험 보고3. 실험 참여자[실험 1,2] - 5조200115124윤종찬(보고서 작성자 본인)200328690최영철200715103김동현[실험 3] - 6조 ... 로 구성된 논리 회로에서, 실제 회로도를 구성하여 보고 회로도로부터 예상된 X의 출력값과 측정된 전압을 통해, AND 게이트와 OR 게이트의 특징과 동작을 이해하는 것에 실험 목적

리포트 | 7페이지 | 1,500원 | 등록일 2008.10.29

다운로드 장바구니
디지털 시스템 및 실험-릴레이 동작원리 이해 및 논리회로 구성

과 목 : 디지털 시스템 및 실험릴레이 동작원리 이해 및 논리회로 구성(experiment 2)목적릴레이의 동작 원리를 이해하고, 릴레이를 이용하여 논리 회로를 구성한다.AND ... 게이트, OR게이트, AND-OR 게이트와, 전류가 흐르면 전자석이 되는 성질을 가진 릴레이를 이용하여, 스위칭 회로 구성과 동작원리를 실험을 통하여 습득한다.AND 게이트두 개 ... 의 진리표Discussion저번 실험을 통해 AND, OR 게이트의 특성을 익혔고, 이번 실험은 relay라는 스위칭 역할을 하는 회로를 통해 AND, OR게이트의 적용 실험이

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
[논리 회로 실험]디지털 논리 회로 실험, 실습(기본 논리 게이트 - AND,OR,NOT,NAND,NOR,XOR,XNOR)

디지털 논리 실험-결과 보고서-Chap 1 2 3담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap1.기본 논리 게이트(AND, OR ... , NOT)Chap2.기본 논리 게이트(NAND, NOR)Chap3.기본 논리 게이트(XOR, XNOR)2.실험분석 및 고찰Chap1.에서는 AND, OR, NOT 게이트를 가지 ... 고 실험을 하였다. 일단 50ms 단위로 신호를 다르게 주었다(차례대로 00, 01, 10, 11). 먼저 AND 게이트부터 살펴보면 입력이 동시에 1일 때만 1의 출력을 내고 나머지

리포트 | 5페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
디지털논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 예비 보고서

제 1장 기본 논리 게이트 (AND, OR, NOT)1. 실험 목적 및 기본 개념실험 목적: 기본 게이트(AND, OR, NOT)의 동작 특성을 이해, 응용능력 배양.※논리회로 ... (Ground), 1 은 Vcc(5V)를 의미.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사(1) AND Gate1-1. AND 게이트AND 게이트는 2개 이상 ... 들어가면 출력 0 이 나오고, 논리 부정을 나타낸다. 비유를 한다면 ... 한마디로 청개구리?? 라고 생각 했습니다.NOT 게이트의 진리표 NOT 게이트의 회로?XY??0?1

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.24

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... ABCDIST_R1DIST_R20000000100010000110010000101111101111111Chap5.로직 해저드해저드를 제거한 회로2.실험분석 및 고찰Chap4에서는 부울 ... 음을 wave 창을 통해 확인하였다.Chap5에서는 해저드가 있어서 글리치가 발생하는 코드와 그걸 없애는 코드를 각각 만들어서 실험해 보았다. inv 게이트의 지연시간 때문에 출력 값

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
논리회로실험-가산기와 감산기 결과보고서

시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험에 대한 간략한 이론(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로(1.1 ... ) 반가산기(half adder)- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림 ... + A ? B'C = A ? B(1.2) 전가산기 (full-adder)- 두 개의 입력과 전 단계에서 발생한 자리 올림수를 더하도록 구성- 두 개의 반가산기와 한 개의 논리합 회로

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
아주대논리회로실험 5장.디코더인코더 예비(기본구성+빵판+예상결과)

로하지는 않는다.< 그림 1. 2단 2진 카운터의 waveform과 decoding >그림 1에서 2진 카운터를 구성하는 논리소자는 flip-flop이며 본 실험에서는 J-K flip ... 실험 5. Decoder & Encoder1. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.2 ... 을 가진다. 본 실험에서는 2진 카운터 소자를 이용해서 복호기를 구현해 본다. Electronic counter는 2진수 또는 수정된 2진수로 수를 세는 소자이다. 디스플레이 소자

리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
아주대논리회로실험 9장 가산기감산기 결과(문답+빵판비교+고찰)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... 를 뺄 수 없으면 B에서 하나 빌려와 B는 1이 되고 그 빌린수로 Y와의 차를 D에 적어주면 되었다. 이번 실험은 가산기와 감산기를 논리회로로 구성하여 그 결과를 측정하는 것이 ... :1실험9. 예비 16조 허성인실험7장 결과 16조실험 3. 가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.그림 3-1. 반가산기 회로왼쪽

리포트 | 7페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
아주대논리회로실험 4장.멀티,디멀티플렉서 예비(기본구성+빵판+예상결과)

ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명:1실험9. 예비 16조 허성인 ... elector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 이 실험에서는 논리 ... 신호와 active low 신호에 대하여.논리회로에서 다루는 신호는 크게 active high와 active low로 구분된다. Active high 신호는 그 값이 1일때, 즉

리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
[논리회로] [논리회로 실험]트랜지스터 다단증폭기

결과 레포트실험 5. 트랜지스터 다단 증폭기실험 5-1: 교류 결합형 다단 증폭기(AC coupled amplifier)증폭기 구성:실험에서 구성한 회로도.이 회로를 이용 ... ) amplifier직접 결합형 cascode 증폭기의 구성:실험에서 구성한 회로도증폭기 특성 측정: 1kHz의 삼각함수 전압에 대하여 이 증폭기의 전압 이득, 왜곡 없이 증폭되는 최대 진폭 ... 에는 문제가 없는가? 이로 보아 AC coupled amplifier의 장점과 단점은?장점은, 각 단의 증폭 특성이, 다음 단에 영향을 받지 않고 이용할 수 있기 때문에, 회로 구성

리포트 | 6페이지 | 1,000원 | 등록일 2002.12.11

다운로드 장바구니
아주대논리회로실험 7장.래치와플립플롭 예비(기본구성+빵판+예상결과)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... :1실험9. 예비 16조 허성인실험7장 결과 16조실험 6. 래치와 플립플롭Ⅰ. 목 적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.Ⅱ. 이 론Flip-flop ... 된 상태로 남아있기 때문에 기억(memory) 소자로서 많이 사용된다. 이러한 특성으로 F/F는 순차회로(sequential circuit) 구성의 기본 요소가 된다. 여기서 순차회로란

리포트 | 8페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
논리회로) 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기2. 실험 목적 - 2‘s Complement Numbers를 이용 ... 한 Signed 4-Bit 병렬 가/감산기를 직접 설계한다.3. 실험 내용 Select Bit가 0일 때 가산기, 1일 때 감산기로 동작하는 가/감산기를 설계한다. 가/감산 연산은 2

리포트 | 1페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
[논리회로] 실험 4장 SR latch

1. 실험 4장 SR latch2. 이론이번장에서는 순서회로에 대하여 실험한다. 순서회로는 현재의 출력이 현재의 입력뿐만 아니라 과거의 입력 값에 의해서 결정된다. 과거 입력 ... . 실험부품2입력 NAND게이트 : 74002입력 NOR게이트 : 7402NOT게이트 : 7404와이어5. 실험 절차(1) 7402을 이용하여 그림5(a) 회로를 구성하라. 스위치 ... Works의 74series TTL library를 이용하여 실험에 이용될 모든 회로를 그려라.(2)Logic Works를 이용한 시뮬레이션으로 결과보고사항에 제시된 모든 표

리포트 | 8페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 7장 부호변환회로

는 부호변환 회로를 설계할 수 있다.? 사용 기자재 및 부품? 논리실험기 (Digital Logic Lab. Unit)? 7404 (6조 Inverter)? 7408 (4조 2입력 ... 제 7 장 부호변환 회로? 실험 목적디지털 시스템에 사용되는 각종 부호변환 회로를 직접 설계한 후, 회로로 구현하여 동작 특성을 이해한다.? 관련 이론모든 디지털 시스템은 정보 ... 논리 회로이므로, 조합논리 회로를 설계하는 다음 절차에 의하여 설계한다.⑴ Block Diagram을 그리고 주어진 조합논리회로의 문제를 분석한다.⑵ 진리표(Truth Table

리포트 | 8페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2-1. 드 모르간의 정리논리식을 간략화 하는데 간단히 사용할 수 있는 것.논리곱 ... 를 취급하는 데 사용 된다.디지털 회로의 논리식을 취급함에 있어 다음의 약속이 있다.① 연산순서는 부정, 논리곱, 논리합의 순서로 실행.② [], {}, () 등의 괄호는 일반 대수학 ... 0ABC'm?A'+B'+CM?1 1 1ABCm?A'+B'+C'M?2-4. 논리회로의 간략화회로 설계시 논리 함수를 간략화하면 동작 특성은 동일 하나 실제로 설계 및 제작에 있

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
[논리회로실험] NAND, NOR, XOR 게이트

의 입력에 버블을 가진 회로도로 표현된다. 어떤 논리 함수가 곱의 논리 합(sum of product)의 형태를 가질 때 편리하게 NAND게이트들로 구현될 수 있다.NAND게이트 ... 라고 불린다. 그리고 NOR연산은 {Z=BAR X+Y = BAR X BAR Y(드 모르강의 법칙)이므로 OR게이트의 입력에 버블을 가진 회로도로 표현된다. 어떤 논리 함수가 합의 ... NANDNORXORXYZXYZXYZ0010*************1101100101010110110* NAND, NOR, XOR 게이트와. 그의 응용된 회로도는 별첨 2에 첨부3. 회로도 (그림9.실험 회로

리포트 | 5페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 5장 기본 연산 회로

제 5장 기본 연산 회로⑴ 실험 목적연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.⑵ 관련 이론2.1 반 ... 가산기 (HA : Half Adder)]반가산기는 [그림 5-1]과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.반 ... 가산기의 진리표, 논리식, 논리회로는 [그림 5-2]와 같다.[그림 5-1 반 가산기의 블록선도][그림 5-2 반 가산기]InputOutputABSC*************101

리포트 | 11페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니

이전10개 41 42 43 44 454647 48 49 50 다음10개

파워링크

신청하기