아주대논리회로실험 9장 가산기감산기 결과(문답+빵판비교+고찰)

소개글

2011-2학기부터 논회실의 보고서 내용이 바뀌었습니다.
그 전과 달리 빵판회로구성 그림을 첨부해야되고, 피스파이스가 아닌 말로써 예상결과와
진리표를 작성해야된다는 점입니다.
빵판그림은 완전 노가다라서 상당한 시간이 걸리고 예상결과는 은근히 생각할게 많습니다.
이렇듯 전과 다른부분이 추가되서 저는 그래서 소스없이 혼자 다 만들었습니다.
그리고 논회실 보고서는 한개도 빠짐없이 만점 받았습니다.

목차

1.결과사진+빵판비교
2.문답
3.고찰

본문내용

고찰
⇒ 두 번째 실험에서는 반가산기 2개를 이용한 전가산기 구성이다. 2진수 개념이기 때문에 입력이 2 이상이 되면 C(Carry)로 1이 넘어가는 모습을 볼 수 있다. 전가산기의 truth table를 기초로 카르노맵을 이용해 부울 함수를 찾아서 하는 것이 실험결과도 같은 값이 나왔다. 따라서 쉽게 간소화 시킬 수 있는 기가막힌 방법이다. 또한 반감산기 2개를 이용하여 전감산기를 구성한 했을때. 예 전감산기의 Truth table을 보면서 많이 헷갈렸었는데 Z가 빌려준 수 이므로 X에서 Z를 빼고 그 후에 Y를 뺄 수 있으면 빌려올 필요가 없으므로 B는 0이 되고 D는 차를 적어주면 되었고, Y를 뺄 수 없으면 B에서 하나 빌려와 B는 1이 되고 그 빌린수로 Y와의 차를 D에 적어주면 되었다. 이번 실험은 가산기와 감산기를 논리회로로 구성하여 그 결과를 측정하는 것이다. 실험을 통하여 덧셈기와 뺄셈기의 원리를 알 수 있었고, 같은 결과를 낼 수 있는 회로를 서로다른소자를 여러 개 사용하여 구성 할 수 있다는 것이 신선했다. 그리고 이러한 간단한 사칙 연산을 뛰어넘어 더 복잡한 계산을 함으로써 전자공학 전반적인 분야에 쓰임새가 다양한데 이렇게 조금이나마 직접 만들고 확인함으로써 의미있는 실험이었다. 다음 실험부터 좀 더 많은 자료를 찾아서 실험내용을 확실히 이해하고 실험에 임해야겠다.

참고 자료

없음