"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 861-880 / 15,374건

RF IC 설계를 위한 새로운 CMOS RF 모델 (A New CMOS RF Model for RF IC Design)

CMOS RF 모델을 처음으로 제시하였다. Si 표면에서의 메탈 라인 사이의 커패시턴스는 레이아웃에 기초하여 모델링하였으며, 표피효과는 메탈 라인의 등가회로에 병렬회로를 부가 ... 하여 사다리꼴 등가회로로 구현하였다. 근접효과는 사다리꼴 등가회로에서 교차 결합된 인덕턴스 사이의 상호 인덕턴스를 부가함으로써 모델링하였다. 제안된 RF 모델은 BSIM 3v3에 비해 ... design including the capacitance effect, the skin effect, and the proximity effect between metal lines

논문 | 5페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
UHF 대역 RFID 태그 칩을 위한저전력 CMOS 아날로그 Front-End 회로 설계 (Design of a Low-Power CMOS Analog Front-End Circuit for UHF Band RFID Tag Chips)

본 논문에서는 UHF 대역 RFID 태그(tag) 칩을 위한 저전력 CMOS 아날로그 회로를 설계하였다. 설계된 아날로그 front-end 블록은 국제표준인 ISO/IEC ... 18000-6C 표준규격을 따르며, 성능테스트를 위한 메모리 블록을 포함하고 있다. 모든 회로를 1V에서 동작하도록 하여 세부 회로들의 전력소모를 최소화 하였으며, 보다 적은 전류소모 ... 로 정확한 복조를 위해 전류모드 슈미트 트리거를 이용한 ASK 복조기를 제안 하였다. 설계된 회로는 0.18㎛ CMOS 공정을 이용하여 칩으로 제작되었으며, 측정결과 최소 0.25

논문 | 9페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
판매자 표지

A+ 2021 중앙대학교 전기회로설계실습 예비보고서 04 Thevenin등가회로 설계

설계실습 4. Thevenin등가회로 설계과목 : 전기회로설계및실습이름 :학번 :3.1브리지회로에서 RL에 걸리는 전압과 RL에 흐르는 전류는 얼마인가?mesh analysis ... 를 통해 브리지회로에서R _{L}에 걸리는 전압과 흐르는 전류를 구한다.각각의 Loop에 KVL를 적용한다.ⅰ) Loop1-5+390(i _{1} -i _{2} )+470(i _{1 ... Rule을 이용하여i _{1} ,`i _{2} ,`i _{3}를 구한다.{bmatrix{172&-78&-94#13&-134&11#47&33&-200}} {bmatrix{i _{1}

리포트 | 8페이지 | 1,000원 | 등록일 2022.09.01

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 디지털IC 개요, 조합논리회로 실험결과보고서

메모리 에 회로의 상태를 저장하는 회로이다.  Boolean Algebra(부울 대수) 이진 변수의 논리 동작을 다루는 산술연산 ① Boolean product(④ 표의 AND ... 한 쉬운 모델 로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다.  회로의 종류 - 논리회로 : 논리 게이트를 이용하여 구성된 회로이다. ... - 조합논리회로 : 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 회로이다. - 순차논리회로 : 입력과 현재의 상태에 의해 출력이 결정되며 조합논리회로와 달리

리포트 | 11페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오. 서론

을 가지는 부울 식을 간소화하여 회로의 크기를 줄이고 동작을 최적화하는 데에 사용된다.논리 게이트의 종류와 동작 원리AND 게이트AND 게이트는 두 개의 입력이 모두 참일 때만 출력 ... 있으며, 이는 복잡한 논리 회로 설계에서 유용하게 활용된다.이 레포트의 목적은 디지털 공학의 개요를 이해하고, 부울 대수와 논리 게이트의 개념을 확립한 후, 2-입력 부울함수 ... 를 이용한 곱셈 연산에 대해 자세히 설명하는 것이다. 또한, 이 곱셈 연산의 응용 사례와 실제 논리 회로 설계에서의 활용성을 알아보고자 한다.본론디지털공학디지털 시스템의 기본 개념

리포트 | 9페이지 | 3,000원 | 등록일 2024.07.09

다운로드 장바구니
판매자 표지

- 알기쉬운 기초 전기 전자 실험 실험 1 전류계 및 전압계 사용법 (A+) 자료

있는 전류는 50mA 정도로 더 큰 전류를 측정하기 위해서는 분류기를 사용하여 전류를 분류한다.3) 직류전압계- 가동 코일형 계기를 피측정 회로와 병렬로 연결하면, 계기의 내부저항 ... 과 피측정 회로의 저항에 반비례하여 전류가 흐르는데, 이때 전압 강화가 발생한다. 이 발생하는 전압강하는 가동 코일에 흐르는 전류에 비례하기에 가동 코일형 계기를 전압계로 사용 ... 토크가 발생한다.정류: 교류를 직류로 바꾸는일.반주기: 회로나 장치의 작동 주파수의 1주기의 반이나 180도에 일치하는 시간4. 실험도구 및 부품1) 전원 : DC 전원 공급기

리포트 | 11페이지 | 2,000원 | 등록일 2025.06.10

다운로드 장바구니
초 저전력 동작을 위한 Sub-threshold 내장형 양방향 포트 SRAM 설계 (Design of a Sub-threshold Embedded Dual Port SRAM for Ultra Low Power Operation)

만 필요한 분야의 회로가 있다. 초 저전력 소모의 한 방법이 회로를 문턱전압 이하에서 동작시키는 것이다. 그러나 이 방법은 누설전류로 인한 성능저하가 심각한 문제이다. 제안한 회로는 문 ... 턱전압 이하에서 트랜지스터가 동작하도록 설계하여 초 저전력 동작 특성을 갖는다. 설계한 회로는 누설전류를 감소시키기 위해 ‘읽기’동작과 ‘쓰기’동작의 경로를 분리, 설계하여 sub ... - threshold에서 안정적인 동작을 가능하게 했다. 이 회로는 0.18um 표준 CMOS 공정을 이용하여 설계하였으며, 0.4V 공급전원과 2MHz의 동작주파수에서 78.9

논문 | 6페이지 | 무료 | 등록일 2025.06.06 | 수정일 2025.06.09

다운로드
LCD-TV용 PFC Direct 구동 인버터의 설계와 응용 (Design and Application of PFC Direct Drive Inverter for LCD-TV)

기존의 LCD-TV의 백라이트 모듈로 사용되는 CCFL(Cold Cathode fluorescent Lamp:냉 음극형 형광램프)을 구동 하는 인버터 회로는 3단으로 구성 ... 되어 전체 시스템의 효율저하 문제가 발생한다. 본 논문에서 제안된 회로는 DC/DC단을 사용하지 않아 전체 시스템의 효율을 향상 시킬 수 있다. 역률 개선을 위한 PFC(Power ... 수 있으며, 전류평형을 위한 부가회로가 불필요하다. 인버터 시스템을 2단으로 구성하여 회로구성이 간소화되고 회로의 부피 및 제작 원가를 저감 할 수 있다. 제안된 기준에 따라

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

7주차 기초전기실험 예비보고서

"http://terms.naver.com/entry.nhn?docId=597584&ref=y" 회로망에서 입력이 A+B이면 출력은 C+D가 될 수 있는 경우에 중첩의 원리가 성립 ... 된다고 한다. 특히 Hyperlink "http://terms.naver.com/entry.nhn?docId=597590&ref=y" 회로이론에서는 다수의 Hyperlink "http ... =591737&ref=y" 선형 Hyperlink "http://terms.naver.com/entry.nhn?docId=597581&ref=y" 회로에 대해서만 성립한다.2) 이론여러 개

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.23

다운로드 장바구니
HEVC 인코더 용 SAO 필터에 대한 저면적 하드웨어 구조 (Low-area Hardware Architecture for SAO Filter in HEVC Encoder)

본 논문은 4K-UHD 영상을 실시간으로 처리하는 저면적 SAO 필터 회로 구조를 제안한다. SAO 필터는 HEVC에서 새롭게 적용한 인루프 필터로서 양자화 에러로 인한 링잉 ... 에 초고해상도 영상을 지원하려면 많은 연산량과 저장 공간을 필요로 하여 고성능 저면적 회로로 구현하는 것이 중요하다. 제안하는 SAO 필터 회로의 저면적화를 위해 에지오프셋과 밴드 ... 오프셋을 모두 처리할 수 있는 통합 구조를 사용하였고, 제곱 연산과 곱셈 연산을 쉬프트 연산과 덧셈 연산으로 대체하였다. 제안하는 회로는 Verilog HDL을 사용하여 RTL

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

RF집적회로설계 Resonant circuits 공진 주파수를 가지는 RLC 직렬 공진회로와 병렬 공진회로의 설계

} =500`ohm,`Q _{L} =100c) measure 3dB BW and compare the results with the calculated BW from Q.2. 회로 ... RF집적회로설계HW#1. Resonant circuits과목:RF집적회로설계담당교수:박** 교수님제출일:2024학과:전자공학과이름:202****** ***1. 설계 목표원 ... 하는 공진 주파수를 가지는 RLC 직렬 공진회로와 병렬 공진회로의 설계a-1) Design series resonant circuit ofR _{s} =R _{L} =5`ohm,`Q

리포트 | 9페이지 | 2,000원 | 등록일 2025.03.06

다운로드 장바구니
2단계 파이프라인구조의 64B/66B 인코더/디코더를 이용한 물리적 선로 부계층 설계 (Design of PCS with two stage pipelining 64B/66B Encoder/Decoder)

본 논문에서는 10GBASE-R 형식의 PCS (Physical Coding Sublayer) 구현을 위한 회로로써 표준 속도인 156.25MHz에서 동작하면서 2단 파이프라인 ... 구조로 64b/66b 인코더/디코더를 설계하여 가능한 클록 지연을 최소화 한 회로를 제시한다. 제안하는 PCS 회로는 Verilog 하드웨어 설계 언어를 기반으로 설계하여 FPGA ... pipeline 64b/66b Encoder/Decoder which operates at 156.25MHz standard specification and designed to

논문 | 6페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
판매자 표지

A+받은 드모르간의 법칙 예비보고서 PSPICE

AND 연산 결과와 동일하고, A와 B의 AND 연산의 역은 A의 역과 B의 역의 OR 연산 결과와 동일하다. 이 법칙을 적절히 활용하여 복잡한 논리회로를 간략화 하는데 이용할 수 ... 게이트의 변환 과정을 이해한다.2. 실험 이론부울 함수의 법칙에는 AND, OR 등의 논리함수에 적용되는 대수적 규칙 이외에 De Morgan 이론에 의한 규칙이 있다. 이를 De ... 있다.(1) NOT 회로위에서 어떠한 논리의 역은 와 같이 나타내었다. 이 역은 만약 입력이 “1”이면 출력이 “0”이고, 입력이 “0”이면 출력이 “1”임을 나타낸다. NOT

리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ ... + {bar{X}} Y {bar{Z}} +XYZ+X {bar{Y}} Z (8)a) 수식 (8)에 주어진 부울 대수식을 실험하기 위하여 2 입력 AND, OR, NOT 게이트를이용 ... 하여 논리 회로를 설계하시오.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명b) 실험을 위하여 주어진 수식 (8)을 그림 19.10~19.12

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
인천대학교 재료기초실험 레포트 - 다이오드의 정류 특성

특성2. 실험 목적 : [1] 다이오드를 사용한 반파 정류 회로의 출력 파형을 측정, 관찰한다.[2] 다이오드를 사용한 브리지 정류 회로의 출력 파형을 측정, 관찰한다.3. 실험 ... 관련 이론1) 정류교류를 직류로 변화하는 과정이다. 정류 방식은 종류나 모양에 따라 반파 정류 회로, 전 파 정류 회로로 구분된다. 회로의 구성, 출력 전압에 ㄸㆍ라 브리지 정류 ... 회로, 배전압 정류 회로 등으로 나뉜다.2) 반파 정류[1] 교류의 (+) 반주기순방향으로 바이어스되어 큰 전류가 흘러 부하 전하 양단에 출력 전압이 걸린다. 전류 가 흐른다.[2

리포트 | 6페이지 | 2,000원 | 등록일 2023.05.02

다운로드 장바구니
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트 [참고용]

다.Don’t care condtion 활용3-3. XOR논리의 사용: K-map을 사용하여 논리회로를 단순화 시킨 결과는 모두 AND, OR, NOT, NAND, NOR의 조합 ... 를 위한 방법인 K-map을 응용하는 방법을 배우고, don’t care 조건일 때를 다룬다. 또한 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 ... 동작을 이해함으로써 논리회로 조작능력을 함양한다.3. 이론 조사3-1. 논리회로의 단순화3-1-1. 논리게이트의 조합: 기본적으로 논리게이트 요소의 결합은 어떠한 논리적 함수관계

리포트 | 12페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
신경회로망을 이용한 KOSPI 예측 기반의 ETF 매매 (ETF Trading Based on Daily KOSPI Forecasting Using Neural Networks)

신경회로망은 적합한 수학적 모델에 대한 가정 없이 데이터로부터 유용한 정보를 추출해서 예측에 필요한 입출력 관계를 정의할 수 있어서 주가 예측에 널리 사용되어 왔다. 본 논문 ... 에서는 신경회로망 모델을 사용하여 일별 KOrea composite Stock Price Index (KOSPI) 종가를 예측한다. 예측된 종가를 기반으로 KOSPI에 연동해 변동 ... 하는 Exchange Traded Funds (ETFs)의 거래를 위한 알파 매매를 제안한다. 본 논문에 제안된 방법으로 KOSPI 예측 신경회로망 모델들을 구현하고 예측 정확도

논문 | 6페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
0.18㎛ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계 (A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18㎛ CMOS Process)

최근 급진적으로 반도체 기술이 발전함에 따라 집적회로(VLSI)의 집적도가 향상되고 있으며, 이동통신 및 멀티미디어의 발달로 많은 양의 데이터를 고속으로 처리하기 위한 대규모 ... 을 나타내었다. 제안된 회로는 지연시간의 경우 기존회로의 평균값에 비해 13%우수하였고 PDP(Power Delay Product)비율은 약 9%정도 우수한 특성을 보이고 있다. 실측 ... 회로의 크기 평가를 위해 0.18um CMOS공정으로 레이아웃을 하고HSPICE를 이용하여 시뮬레이션 하였다. With the recent development of

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
체비셰프 필터함수를 이용한 수중 음향 압전 트랜스듀서의 절연형 정합회로 설계 (Design of Isolation-Type Matching Network for Underwater Acoustic Piezoelectric Transducer Using Chebyshev Filter Function)

본 논문에서는 수중 음향 압전 트랜스듀서의 고효율, 정전력 구동이 가능하도록 절연 트랜스포머와 체비셰프 필터함수를이용한 임피던스 정합회로 설계 방안을 제안하였다. 제안된 정합회로 ... 를 단종단 제자형 회로로 설계하고 대역통과 주파수변환을 통하여 트랜스듀서의 등가모델과 트랜스포머의권선비에 적합한 정합회로를 설계하였다. 제안된 기법을 예제 모델 Tonpilz형 압전 ... method of an impedance matching network using an isolation transformer and the Chebyshev filter

논문 | 8페이지 | 무료 | 등록일 2025.06.05 | 수정일 2025.06.09

다운로드
印刷回路基板製造工程의 廢 Back Board 및 金回收 (Recovery of Waste Back Board and Gold from the Process of Printed Circuit Board)

최근, 인쇄회로기판 제조공정으로부터 유가자원을 회수하고자 하는 연구가 활발히 진행되고 있다. 인쇄회로기판의 드릴가공 받침대로 사용한 후 폐기되는 백보드 소재활용과 소형화, 고 ... 신뢰성화에 따른 유가금속인 금 회수가 필수적이다. 특히 이동통신용 전자부품의 핵심소재로 사용되는 인쇄회로기판부품에는 최소 0.03 m에서부터 최대 50 m 두께로 금이 도금 ... 되어 있다. 금, 원자재, 약품 값 폭등으로 생산현장의 유가자원 활용이 중요한 과제로 대두되면서 유가자원 활용을 위한 경쟁이 가속화되는 추세다. 본고에서는 인쇄회로기판 제조공정에서 발생

논문 | 9페이지 | 무료 | 등록일 2025.07.17 | 수정일 2025.07.20

다운로드

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기